水平全环栅和FinFET器件隔离制造技术

本申请公开了水平全环栅和FinFET器件隔离。本文中所述的实施例总体涉及用于水平全环栅(hGAA)隔离和鳍式场效应晶体管(FinFET)隔离的方法和装置。可在基板上形成包括按交替式堆叠形成来布置的不同材料的超晶格结构。在一个实施例中，可氧化超晶格结构的层中的至少一层以形成邻接基板的埋入式氧化物层。

【技术实现步骤摘要】
水平全环栅和FinFET器件隔离本申请是申请日为“2016年5月11日”、申请号为“201610309125.1”、题为“水平全环栅和FinFET器件隔离”的分案申请。
本公开的实施例总体涉及半导体器件。更具体而言，本文中所述的实施例涉及水平全环栅器件结构以及鳍式(fin)场效应管器件结构。进一步的实施例涉及用于形成水平全环栅器件结构以及鳍式场效应晶体管器件结构的方法。
技术介绍
随着晶体管器件的特征尺寸继续收缩以实现更大的电路密度和更高的性能，对于改善晶体管器件结构以改善静电耦接并减小不利效应(诸如，寄生电容和关断状态泄漏)具有需求。晶体管器件结构的示例包括平面结构、鳍式场效应晶体管(FinFET)结构以及水平全环栅(horizontalgate-all-around,hGAA)结构。hGAA器件结构包括若干晶格匹配的沟道，所述晶格匹配的沟道以堆叠配置悬置并由源极/漏极区连接。然而，与hGAA结构相关联的挑战包括在堆叠的晶格匹配沟道的底部处寄生器件的存在。FinFET结构(此FinFET结构可能呈现与hGAA结构不同的结构)也本文档来自技高网...

【技术保护点】
1.一种形成半导体器件的方法，所述方法包括以下步骤：/n在基板上形成超晶格结构，其中所述超晶格结构包括：/n第一材料层；/n第二材料层；以及/n第三材料层；/n图案化所述超晶格结构；/n蚀刻所述超晶格结构和所述基板；/n执行衬层沉积工艺以在所述超晶格结构上形成衬层；/n执行浅沟槽隔离工艺以在所述基板上沉积氧化物材料层；以及/n执行退火工艺以氧化所述第一材料层、所述第二材料层或所述第三材料层中的至少一者，从而形成埋入式氧化物层。/n

【技术特征摘要】
20150511 US 62/159,715;20151209 US 62/265,2601.一种形成半导体器件的方法，所述方法包括以下步骤：
在基板上形成超晶格结构，其中所述超晶格结构包括：
第一材料层；
第二材...

【专利技术属性】
技术研发人员：孙世宇，N·吉田，T·K·加里尼，S·W·君，V·皮纳，E·A·C·桑切斯，B·哥伦毕尤，M·出德齐克，B·伍德，N·金，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US