芯片封装结构和电子设备制造技术

本实用新型专利技术公开一种芯片封装结构和电子设备，其中，芯片封装结构包括：芯片，芯片上设有焊垫；第一绝缘层，第一绝缘层设于所述芯片上，并形成有暴露所述焊垫的第一镂空部；第一导电层，所述第一导电层设于第一绝缘层上，并于第一镂空部连接所述焊垫；第二绝缘层，第二绝缘层设于所述第一导电层上，并形成有暴露部分第一导电层的第二镂空部；第二导电层，所述第二导电层于所述第二镂空部连接所述第一导电层；所述第一导电层连接所述第二导电层的表面形成有凹凸不平的第一纹理，所述第二导电层填充并附着于所述第一纹理。本实用新型专利技术技术方案能够提高焊垫与锡球之间的连接强度，提高芯片与锡球之间的连接效果。

【技术实现步骤摘要】
芯片封装结构和电子设备
本技术涉及半导体结构
，特别涉及一种芯片封装结构和应用该芯片封装结构的电子设备。
技术介绍
目前电子产品日趋小型化，使得电子产品中的芯片封装结构尺寸要求也越来越小。在芯片封装结构中，芯片上的焊垫需要与电路板上的焊盘进行电性连接，而小型化的结构使得焊垫通过芯片上的导电层连接于焊盘的过程中，各层之间的连接面积较小，焊垫与各导电层之间的连接强度降低，容易导致芯片与电路板连接不良的问题。
技术实现思路
本技术的主要目的是提供一种芯片封装结构，旨在提高焊垫与锡球之间的连接强度，提高芯片与锡球之间的连接效果。为实现上述目的，本技术提出的芯片封装结构，包括：芯片，所述芯片上设有焊垫；第一绝缘层，所述第一绝缘层设于所述芯片上，并形成有暴露所述焊垫的第一镂空部；第一导电层，所述第一导电层设于所述第一绝缘层上，并于所述第一镂空部连接所述焊垫；第二绝缘层，所述第二绝缘层设于所述第一导电层上，并形成有暴露部分所述第一导电层的第二镂空部；第二导电层，所述第二导电层于所述第二镂空部连接所述第一导电层；所述第一导电层连接所述第二导电层的表面形成有凹凸不平的第一纹理，所述第二导电层填充并附着于所述第一纹理。可选地，所述第一纹理于所述第一导电层上呈条状延伸。可选地，所述第一纹理于所述第一导电层上交错设置。可选地，所述第一纹理于所述第一导电层上呈矩阵分布。可选地，所述第一纹理由弧形面和/或平直面连接形成。可选地，相邻所述平直面间的夹角为锐角或钝角。可选地，所述芯片封装结构还包括锡球，所述锡球连接所述第二导电层；所述第二导电层连接所述锡球的表面形成有凹凸不平的第二纹理，所述锡球填充并附着于所述第二纹理。可选地，还包括：电路板，所述电路板上设有焊盘，所述锡球连接于所述焊盘；和外壳，所述外壳连接所述电路板，并罩盖所述芯片；所述外壳连接所述电路板的表面形成有凹凸不平的第三纹理，所述外壳连接所述电路板的表面与所述电路板之间填充连接材料，连接材料填充于第三纹理。可选地，所述电路板上于所述焊盘的外侧围设形成焊接环，所述外壳为金属结构，所述外壳连接所述焊接环，所述连接材料为焊锡膏。本技术还提出一种电子设备，包括芯片封装结构；所述芯片封装结构包括：芯片，所述芯片上设有焊垫；第一绝缘层，所述第一绝缘层设于所述芯片上，并形成有暴露所述焊垫的第一镂空部；第一导电层，所述第一导电层设于第一绝缘层上，并于所述第一镂空部连接所述焊垫；第二绝缘层，所述第二绝缘层设于所述第一导电层上，并形成有暴露部分所述第一导电层的第二镂空部；第二导电层，所述第二导电层于所述第二镂空部连接所述第一导电层；所述第一导电层连接所述第二导电层的表面形成有凹凸不平的第一纹理，所述第二导电层填充并附着于所述第一纹理。本技术技术方案中，在形成第一导电层的过程中，通过对形成该第一导电层的掩模进行改进，使得第一导电层连接第二导电层的表面形成有凹凸不平的第一纹理，第二导电层能够填充并附着于该凹凸不平的第一纹理，从而使第一导电层连接第二导电层的表面进行充分接触。第一导电层表面的第一纹理能够在空间有限的情况下增大第一导电层与第二导电层的连接面积，提高第一导电层和第二导电层的连接强度，使芯片的焊垫至第二导电层间的电性连接效果好。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为本技术芯片封装结构一实施例的结构示意图；图2为图1中芯片和电路板的连接结构示意图；图3为图2中芯片于一个锡球处的局部放大图；图4为图1中A处的放大图；图5为图1中电路板的结构示意图。附图标号说明：标号名称标号名称100芯片封装结构151第二纹理10芯片17锡球11钝化层30电路板12第一绝缘层31焊盘13第二绝缘层33焊接环14第一导电层50外壳141第一纹理51第三纹理15第二导电层53连接材料本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。需要说明，本技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。结合图1、图2和图3，图1为本技术提出的一种芯片封装结构100。图2为图1中芯片10和电路板30的连接结构的示意图。图3为图2中芯片10倒装后的结构示意图。该芯片封装结构100包括：芯片10以及依次设置于芯片10上的第一绝缘层12、第一导电层14第二绝缘层13和第二导电层15。芯片10上设有焊垫(未图示)，第一绝缘层12设于芯片10上，并形成有暴露焊垫的第一镂空部；第一导电层14设于第一绝缘层12上，并于第一镂空部连接焊垫；第二绝缘层13设于第一导电层14上，并形成有暴露部分第一导电层14的第二镂空部；第二导电层15于第二镂空部连接第一导电层14；第一导电层14连接第二导电层15的表面形成有凹凸不平的第一纹理141，第二导电层15填充并附着于该第一纹理141。芯片10上还设有钝化层11，具体地，该芯片10可以是本领域中公知的半导体衬底，包括半导体和本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：/n芯片，所述芯片上设有焊垫；/n第一绝缘层，所述第一绝缘层设于所述芯片上，并形成有暴露所述焊垫的第一镂空部；/n第一导电层，所述第一导电层设于所述第一绝缘层上，并于所述第一镂空部连接所述焊垫；/n第二绝缘层，所述第二绝缘层设于所述第一导电层上，并形成有暴露部分所述第一导电层的第二镂空部；/n第二导电层，所述第二导电层于所述第二镂空部连接所述第一导电层；/n所述第一导电层连接所述第二导电层的表面形成有凹凸不平的第一纹理，所述第二导电层填充并附着于所述第一纹理。/n

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：
芯片，所述芯片上设有焊垫；
第一绝缘层，所述第一绝缘层设于所述芯片上，并形成有暴露所述焊垫的第一镂空部；
第一导电层，所述第一导电层设于所述第一绝缘层上，并于所述第一镂空部连接所述焊垫；
第二绝缘层，所述第二绝缘层设于所述第一导电层上，并形成有暴露部分所述第一导电层的第二镂空部；
第二导电层，所述第二导电层于所述第二镂空部连接所述第一导电层；
所述第一导电层连接所述第二导电层的表面形成有凹凸不平的第一纹理，所述第二导电层填充并附着于所述第一纹理。


2.如权利要求1所述的芯片封装结构，其特征在于，所述第一纹理于所述第一导电层上呈条状延伸。


3.如权利要求2所述的芯片封装结构，其特征在于，所述第一纹理于所述第一导电层上交错设置。


4.如权利要求1所述的芯片封装结构，其特征在于，所述第一纹理于所述第一导电层上呈矩阵分布。


5.如权利要求1所述的芯片封装结构，其特征在于，所述第一纹理由弧形面和/或平直面连接形成...

【专利技术属性】
技术研发人员：于文秀，闫文明，田峻瑜，方华斌，何锦有，
申请(专利权)人：潍坊歌尔微电子有限公司，
类型：新型
国别省市：山东;37