关闭无作用的数值逻辑运算单元以节省电力制造技术

本发明专利技术是关于一处理器中透过关闭无作用数值逻辑单元以减少电力消耗的方法与装置。一典型处理器的执行单元具有复数个数值逻辑运算单元以执行数值或逻辑运算。各数值逻辑单元中的逻辑单元是用于控制该数值逻辑运算单元是否需要启动以执行指示的数值或逻辑运算。据此，仅有必要的数值逻辑运算单元被启动以执行运算，进而避免其余的数值逻辑运算单元接收输入资料。故此处理器中所有无作用的数值逻辑运算单元皆可被关闭以节省电力消耗。

【技术实现步骤摘要】

本专利技术是关于一种处理器，尤其是一种透过关闭无作用的数值逻辑运算单元以节省电力的处理器。
技术介绍
由于集成电路的制程不断地进步，上述电路所整合的半导体装置尺寸亦逐渐缩小，因此导致电路越来越密集，亦由于整合装置间的时脉传播延迟时间缩短而允许更高的时脉速率。当装置愈趋缩小且时脉日益增高，电路的性能，以其运作速度而言逐渐由其电路架构决定。例如于一微处理器中，数值逻辑运算单元是决定其性能的关键功能单元，因其需执行此微处理器中绝大多数的运算作业，亦由于数值逻辑运算单元主要是以序列式或管线式来运作。尽管事实上每一时脉中仅有一数值逻辑运算单元实际执行有效运算，现今微处理器中所有数值逻辑运算单元仍于每一时脉保持在启动状态。传统的数值逻辑运算单元设计上是启动所有的数值逻辑运算单元，造成需利用额外的逻辑电路以切换无作用的数值逻辑运算单元。上述无作用数值逻辑运算单元的计算结果虽忽略不计，然而其计算过程却浪费电力。此种耗电减少了电池供电时间却没有任何性能助益。
技术实现思路
本专利技术于此所揭示的优点与特征的全部或其部份是可足供熟悉此项技术者检验与学习。透过以下说明，特别是申请权利范围所指出的特征可具体了解本专利技术的特征与优点。本专利技术的一实施例提供一种透过关闭数值逻辑运算单元以节省电力的处理器，可用以解决上述传统的处理器未能达成的标的。于此实施例中，本专利技术提供一处理器，其特征在于，该处理器包含一解码单元，以产生一致能信号；以及一执行单元，以自该解码单元接收该致能信号，其中该执行单元包含复数个门控数值逻辑运算单元，其中各个该等门控数值逻辑运算单元还包含一逻辑单元，以接收一输入数据、一已解码指令与该致能信号；以及一数值逻辑运算单元，以接收该逻辑单元的输出值并且将一计算结果传送出该门控数值逻辑运算单元；以及一多工器，以根据一选择信号，自该复数个门控数值逻辑运算单元的计算结果中择一作为该执行单元的一输出结果。其中该逻辑单元于该数值逻辑运算单元不需启动运算时阻绝该输入资料，并且于该数值逻辑运算单元需要启动运算时令该输入资料进入该数值逻辑运算单元。其中该解码单元对已接收的指令进行解码以产生该致能信号与该已解码指令。其中该解码单元所产生的该致能信号是用于决定是否启动该复数个数值逻辑运算单元。其中该逻辑单元包含一与门以接收该输入数据、该已解码指令与该致能信号，该与门的输出值是输出至该数值逻辑运算单元。其中该逻辑单元包含一或门以接收该输入数据、该已解码指令与该致能信号的倒置信号，该或门的输出值是输出至该数值逻辑运算单元。其中该逻辑单元包含一多工器，该多工器是连接该输入资料以作为一第一输入、连接该已解码资料作为一第二输入以及该致能信号作为一选择信号，该多工器的输出值是输出至该数值逻辑运算单元。其中该逻辑单元包含一闩以接收该输入数据、该已解码指令与该致能信号的倒置信号，该闩的输出值是输出至该数值逻辑运算单元。本专利技术的另一实施例提供另一种透过关闭数值逻辑运算单元以节省电力的装置。本专利技术一处理器，其特征在于，该处理器包含一解码单元，以产生一时脉提前致能信号；以及一执行单元，以自该解码单元接收该时脉提前致能信号，其中该执行单元包含复数个门控数值逻辑运算单元，其中各个该等门控数值逻辑运算单元还包含一逻辑单元，以接收一输入数据、一已解码指令与该时脉提前致能信号；以及一数值逻辑运算单元，以接收该逻辑单元的输出值并且将一计算结果传送出该门控数值逻辑运算单元；以及一第一多工器，以根据一选择信号，自该复数个门控数值逻辑运算单元的计算结果中择一作为该执行单元的一输出结果。其中该逻辑单元于该数值逻辑运算单元不需启动运算时阻绝该输入资料，并且于该数值逻辑运算单元需要启动运算时令该输入资料进入该数值逻辑运算单元。其中该解码单元对已接受的指令进行解码以产生该致能信号与该已解码指令。其中该解码单元所产生的该时脉提前致能信号是用于决定是否启动该等数值逻辑运算单元，且该时脉提前致能信号较原时脉提前一周期。其中该逻辑单元包含一与门，以接收一时脉信号与该时脉提前致能信号，并传送一输出；以及一正反器，以接收该输入数据、该已解码指令与该与门的输出，该正反器的输出值是输出至该数值逻辑运算单元。其中该逻辑单元包含一第二多工器，以接收一反馈输出信号作为一第一输入、接收该输入资料作为一第二输入、接收该已解码指令作为一第三输入与该时脉提前致能信号作为一选择信号，并产生一输出；以及一正反器，以接收该第二多工器的输出与一时脉信号，该正反器的输出值是输出至该数值逻辑运算单元；其中该第二多工器接收的该反馈输出信号是为该正反器的该输出值的反馈信号。本专利技术的又一实施例更提供一种于处理器中减少电力消耗的方法。本专利技术一种于处理器中减少电力消耗的方法，其特征在于，包含自一解码单元分别接收一致能信号至一执行单元的每一个数值逻辑运算单元，以决定各个该数值逻辑运算单元的开启或关闭；判断各个该数值逻辑运算单元对应的该致能信号是否为开启；若该数值单元对应的该致能信号为关闭，阻绝一输入资料进入该数值逻辑运算单元；并且若该数值单元对应的该致能信号为开启，允许该输入资料进入该数值逻辑运算单元，以于其中进行所欲的数值或逻辑运算；以及根据一选择信号选择该等复数个数值逻辑运算单元的计算结果中一者作为该执行单元的一输出结果。附图说明为进一步说明本专利技术的具体
技术实现思路
，以下结合实施例及附图详细说明如后，其中图1是为先前技术中具有特定阶段的一管线作业处理器的一方块示意图；图2A是为先前技术中一管线作业处理器的解码单元的一方块示意图；图2B是为根据本专利技术的管线作业处理器的一解码单元的一方块示意图；图3A是为先前技术中一管线作业处理器的一具有多个数值逻辑运算单元的执行单元的一方块示意图；图3B是为根据本专利技术一管线作业处理器的一具有多个门控数值逻辑运算单元的执行单元的一方块示意图；图4A是为根据本专利技术一第一实施例的一门控数值逻辑运算单元的一方块示意图；图4B是为根据本专利技术一第二实施例的一门控数值逻辑运算单元的一方块示意图；图4C是为根据本专利技术一第三实施例的一门控数值逻辑运算单元的一方块示意图；图4D是为根据本专利技术一第四实施例的一门控数值逻辑运算单元的一方块示意图；图4E是为根据本专利技术一第五实施例的一门控数值逻辑运算单元的一方块示意图；图5A是为根据本专利技术一第六实施例的一门控数值逻辑运算单元的一方块示意图；图5B是为根据本专利技术一第七实施例的一门控数值逻辑运算单元的一方块示意图；图5C是为根据本专利技术一第八实施例的一门控数值逻辑运算单元的一方块示意图；以及图6是为根据本专利技术所提供的执行单元运作的一流程示意图。具体实施例方式本专利技术在此所探讨的方向为一种透过关闭数值逻辑运算单元以节省电力的处理器。为了能彻底地了解本专利技术，将在下列的描述中提出详尽的步骤及其组成，且本专利技术的施行并未限定于微处理器领域的技艺者所熟习的特殊细节。另一方面，众所周知的组成或步骤并未描述于细节中，以避免造成本专利技术不必要的限制。本专利技术的较佳实施例会详细描述于下，然而除了这些详细描述之外，本专利技术还可以广泛地施行在其它的实施例中，且本专利技术的范围不受限定，其以之后的专利范围为准。一计算机系统的组成可简化为至少三个组件，其具有至少一处理器、至少一存储器单元与至少一输出输入次系统。请参考图1所本文档来自技高网...

【技术保护点】
一处理器，其特征在于，该处理器包含：一解码单元，以产生一致能信号；以及一执行单元，以自该解码单元接收该致能信号，其中该执行单元包含：复数个门控数值逻辑运算单元，其中各个该等门控数值逻辑运算单元还包含：一逻辑单 元，以接收一输入数据、一已解码指令与该致能信号；以及一数值逻辑运算单元，以接收该逻辑单元的输出值并且将一计算结果传送出该门控数值逻辑运算单元；以及一多工器，以根据一选择信号，自该复数个门控数值逻辑运算单元的计算结果中择一作为 该执行单元的一输出结果。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李察L邓肯，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]