半导体装置以及其形成方法制造方法及图纸

本发明专利技术提供一种半导体装置以及其形成方法，该形成方法包含以下步骤：提供半导体衬底；形成焊垫层于半导体衬底上；形成第一钝化层于焊垫层上；形成第二钝化层于第一钝化层上，其中第二钝化层包含多晶硅；形成氧化层于第二钝化层上；形成氮化层于氧化层上；移除氧化层的一部分以及氮化层的一部分，以暴露出第二钝化层的一部分；移除经暴露的该第二钝化层的一部分，以暴露出第一钝化层的一部分；以及移除经暴露的第一钝化层的一部分，以暴露出焊垫层的一部分。本发明专利技术能够有效改善作为顶部金属层的焊垫层的良品率。焊垫层的良品率。焊垫层的良品率。

【技术实现步骤摘要】
半导体装置以及其形成方法


[0001]本专利技术是有关于一种半导体装置以及其形成方法，且特别是有关于半导体装置的焊垫层以及其形成方法。

技术介绍

[0002]半导体集成电路产业经历快速成长，集成电路设计与材料的科技发展生产了数世代的集成电路，其中每个世代具备比上个世代更小及更复杂的电路。集成电路广泛地应用于消费性电子产品中，例如，个人电脑、智慧型手机或平板电脑等。
[0003]一般而言，半导体集成电路装置具有与外部电子元件电连接的焊垫结构，由于焊垫结构在封装工艺完成之前通常会暴露于环境之中一段时间，若工艺中有化学物质残留于焊垫结构上，化学物质与环境中的空气或水气反应，将更容易导致焊垫结构的氧化或腐蚀，进而降低最终产品的良品率。
[0004]虽然现存的焊垫结构的形成方法可大致满足它们原先预定的用途，但其仍未在各个方面皆彻底地符合需求。因此，发展出能够进一步改善焊垫结构的良品率的工艺，仍为目前业界致力研究的课题之一。

技术实现思路

[0005]根据本专利技术一些实施例，提供一种半导体装置的形成方法，包含以下步骤：提供半导体衬底(substrate)；形成焊垫层于半导体衬底上；形成第一钝化层于焊垫层上；形成第二钝化层于第一钝化层上，其中第二钝化层包含多晶硅；形成氧化层于第二钝化层上；形成氮化层于氧化层上；移除氧化层的一部分以及氮化层的一部分，以暴露出第二钝化层的一部分；移除经暴露的该第二钝化层的一部分，以暴露出第一钝化层的一部分；以及移除经暴露的第一钝化层的一部分，以暴露出焊垫层的一部分。<br/>[0006]根据本专利技术一些实施例，提供一种半导体装置，包含：半导体衬底、焊垫层、第一钝化层、第二钝化层、氧化层以及氮化层。焊垫层位于半导体衬底上，第一钝化层位于焊垫层上，第二钝化层位于第一钝化层上，其中第二钝化层包含多晶硅，氧化层位于第二钝化层上，且氮化层位于氧化层上。此外，半导体装置还包含开口，其贯穿第一钝化层、第二钝化层、氧化层以及氮化层，且暴露出焊垫层的顶表面。
[0007]为让本专利技术的特征、或优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
附图说明
[0008]图1A至图1G显示根据本专利技术一些实施例中，半导体装置于其形成方法中各阶段的结构剖面示意图。
[0009]符号说明
[0010]10 半导体装置；
[0011]102 半导体衬底；
[0012]104 焊垫层；
[0013]104t 顶表面；
[0014]106 第一钝化层；
[0015]106t 顶表面；
[0016]108 第二钝化层；
[0017]108t 顶表面；
[0018]110 氧化层；
[0019]110s 侧壁；
[0020]112 氮化层；
[0021]112s 侧壁；
[0022]202 开口；
[0023]C
1 清洁工艺；
[0024]E
1 第一刻蚀工艺；
[0025]E
2 第二刻蚀工艺；
[0026]E
3 第三刻蚀工艺；
[0027]PL 高分子副产物；
[0028]PR 掩膜层；
[0029]T1、T2、T3、T4、T
5 厚度。
具体实施方式
[0030]以下针对本专利技术实施例的半导体装置的形成方法以及由前述方法所形成的半导体装置作详细说明。应了解的是，以下所述特定的元件及排列方式仅为简单清楚描述本专利技术一些实施例，这些仅用以举例而非本专利技术的限定。
[0031]本专利技术实施例可配合图式一并理解，本专利技术的图式亦被视为揭露说明的一部分。应理解的是，本专利技术的图式并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本专利技术的特征。再者，当述及一第一材料层位于一第二材料层上或之上时，包含第一材料层与第二材料层直接接触，或者不直接接触而间隔有一或更多其它材料层的情形。
[0032]于文中，“约”或“实质上”的用语通常表示在一给定值或范围的10％内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”或“实质上”的情况下，仍可隐含“约”或“实质上”的含义。
[0033]根据本专利技术一些实施例，提供的半导体装置的形成方法包含形成含有多晶硅的钝化层于焊垫层上，使其作为刻蚀停止层。此外，根据本专利技术一些实施例，于半导体装置的形成方法中，用于移除钝化层的刻蚀工艺不使用含氟气体，藉此可减少刻蚀工艺残留的化学物质与焊垫层反应进而造成焊垫层容易腐蚀的问题，可有效改善作为顶部金属层(topmost metal layer)的焊垫层的良品率。
[0034]图1A至图1G显示根据本专利技术一些实施例中，半导体装置10于其形成方法中各阶段的结构剖面示意图。应理解的是，可于半导体装置10的制造方法进行前、进行中及/或进行
后提供额外的操作。根据一些实施例，以下所述的一些阶段可以被取代或删除。根据一些实施例，可添加额外特征于半导体装置10。根据一些实施例，以下所述的半导体装置10的部分特征可以被取代或删除。
[0035]根据一些实施例，半导体装置10可包含存储器结构，例如，易失性存储器(volatile memory)或非易失性存储器(nonvolatile memory)例如快闪存储器(flash memory)，但本专利技术不以此为限。
[0036]请参照图1A，首先，提供半导体衬底102。在一些实施例中，半导体衬底102中已先形成有合适的半导体元件，例如，半导体衬底102可包含晶体管元件与电容元件等。
[0037]接着，形成焊垫层104于半导体衬底102上，焊垫层104可作为与外部电子元件电连接的顶部金属层。在一些实施例中，焊垫层104可包含金属导电材料，例如可包含铝(Al)、铜(Cu)、钨(W)、铝合金、铜合金、钨金、或前述的组合，但不限于此。
[0038]再者，焊垫层104可具有厚度T1。在一些实施例中，焊垫层104的厚度T1的范围可介于约600nm至约1200nm之间、或介于约700nm至约1000nm之间，例如约800nm。
[0039]如图1A所示，接着，形成第一钝化层106于焊垫层104上，第一钝化层106可保护焊垫层104，减缓焊垫层104氧化的速度，或可降低电子迁移(electron migration)的现象。在一些实施例中，第一钝化层106的材料可包含氮化钛(titanium nitride，TiN)，但不限于此。
[0040]再者，第一钝化层106可具有厚度T2。在一些实施例中，第一钝化层106的厚度T2的范围可介于约20nm至约100nm之间、或介于约30nm至约60nm之间，例如约40nm、或约50nm。
[0041]接着，形成第二钝化层108于第一钝化层106上，第二钝化层108可作为刻蚀停止层，防止用于移除氧化层110及氮化层112的刻蚀工艺影响到位于第二钝化层1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于，包括：提供一半导体衬底；形成一焊垫层于所述半导体衬底上；形成一第一钝化层于所述焊垫层上；形成一第二钝化层于所述第一钝化层上，其中所述第二钝化层包括多晶硅；形成一氧化层于所述第二钝化层上；形成一氮化层于所述氧化层上；移除所述氧化层的一部分以及所述氮化层的一部分，以暴露出所述第二钝化层的一部分；移除经暴露的所述第二钝化层的一部分，以暴露出所述第一钝化层的一部分；以及移除经暴露的所述第一钝化层的一部分，以暴露出所述焊垫层的一部分。2.根据权利要求1所述的半导体装置的形成方法，其特征在于，移除所述氧化层的一部分以及所述氮化层的一部分是藉由一第一刻蚀工艺进行，所述第一刻蚀工艺包括使用一第一刻蚀气体，且所述第一刻蚀气体包括四氟化碳。3.根据权利要求2所述的半导体装置的形成方法，其特征在于，还包括藉由一清洁工艺移除所述第一刻蚀工艺产生于所述氧化层及所述氮化层的侧壁上的一高分子副产物，其中所述清洁工艺包括使用一碱性溶液。4.根据权利要求1所述的半导体装置的形成方法，其特征在于，移除经暴露的所述第二钝化层的一部分是藉由一第二刻蚀工艺进行，所述第二刻蚀工艺包括使用一第二刻蚀气体，且所述第二刻蚀气体包括溴化氢。5.根据权利要求4所述的半导体装置...

【专利技术属性】
技术研发人员：罗熙凯，赖明宏，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：