用于提供存储器定序提示的存储器集线器和方法技术

一种存储器模块包括耦合至多个存储器设备的存储器集线器。存储器集线器还被耦合以便从系统控制器中接收包含存储器提示的存储器分组，所述存储器提示表示存储器设备的后续操作。所述存储器模块使用所述提示来调整存储器模块的操作，所述提示诸如是持续打开的页数或者待取出的高速缓存行。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求了于2004年3月29日申请的第10/812,950号、题目为“MEMORY HUB AND METHOD FOR PROVIDING MEMORYSEQUENCING HINTS”的美国专利申请的优先权，将其引入于此以供参考。
本专利技术涉及计算机系统，具体而言，涉及一种具有存储器集线器的计算机系统，所述存储器集线器用于把若干个存储器设备耦合至处理器或者其它存储器访问设备。
技术介绍
计算机系统使用诸如动态随机访问存储器(“DRAM”)设备之类的存储器设备来存储可由处理器访问的数据。这些存储器设备通常用作计算机系统中的系统存储器。在典型的计算机系统中，处理器通过处理器总线和存储器控制器与系统存储器通信。处理器发布存储器请求，其包括诸如读命令之类的存储器命令，以及用于指定要从中读取数据或者指令的位置的地址。存储器控制器使用命令和地址来生成适当的命令信号以及行地址和列地址，这些信号和地址被应用于系统存储器。响应于所述命令和地址，数据得以在系统存储器和处理器之间转送。存储器控制器通常是系统控制器的一部分，其还包括总线桥接电路，用于把处理器总线耦合至扩展总线，所述扩展总线诸如是PCI总线。虽然存储器设备的运行速度已经不断地增加，但是运行速度方面的这种增加无法跟上处理器运行速度的增加。用于耦合处理器至存储器设备的存储器控制器的运行速度甚至增加地更慢。相对低速的存储-->器控制器和存储器设备限制了处理器和存储器设备之间的数据带宽。除了处理器和存储器设备之间的带宽受限以外，计算机系统的性能也因等待时间问题而受到限制，所述等待时间问题增加了从系统存储器设备读取数据所需要的时间。更具体地说，当把存储器设备读命令耦合至诸如同步DRAM(“SDRAM”)设备之类的系统存储器设备时，只能在延迟若干个时钟周期以后再从SDRAM设备输出所读取的数据。因此，虽然SDRAM设备能够以高数据率同步输出突发数据；但是最初提供数据时的延迟会明显减缓使用这种SDRAM设备的计算机系统的运行速度。用于缓和存储器等待时间问题的一种方法是：使用通过存储器集线器耦合至处理器的多个存储器设备。在存储器集线器体系结构中，把系统控制器或者存储器控制器耦合至若干个存储器模块，每个存储器模块均包括一个耦合至若干个存储器设备的存储器集线器。存储器集线器在控制器和存储器设备之间有效地路由存储器请求和响应。采用这种体系结构的计算机系统可以具有更高的带宽，这是因为处理器可以访问一个存储器设备，同时另一存储器设备可以响应先前的存储器访问。例如，处理器可以向系统中的存储器设备之一输出写数据，同时系统中的另一存储器设备可以准备向处理器提供读取的数据。虽然使用存储器集线器的计算机系统可以提供优越的性能，但是由于多种原因，它们仍无法以最佳速度来运行。例如，即便存储器集线器可以向计算机系统提供更大的存储器带宽，但是它们仍受到上述类型的等待时间问题的影响。更具体地说，虽然处理器可以与一个存储器设备通信，同时另一存储器设备在准备转送数据，但是在来自一个存储器设备的数据可以被使用之前，有时还必需从另一个存储器设备中接收数据。如果从一个存储器设备中接收的数据可以被使用以前必须从另一个存储器设备接收数据，则等待时间问题会进一步减缓这种计算机系统的运行速度。已经用于降低存储器设备中的等待时间的一种技术是：在执行的程序请求数据之前，从系统存储器中预取数据，即，读数据。通常，待预取的数据是根据先前取出的数据的模式来选择的。所述模式可以-->像地址序列那样简单，从地址序列中可以取出数据，由此在所执行的程序需要数据之前，能够从序列中的后续地址中取出该数据。当然，所述模式(也称为“跨距”)也可以更加复杂。此外，即便存储器集线器可以向计算机系统提供更大的存储器带宽，但是它们仍受到吞吐量问题的影响。例如，在从存储单元的特定行中读取数据以前，通常，通过均衡阵列中的数位线来对阵列中的数位线预充电。然后，通过把所述行中的存储单元耦合至各个列中的数位线来打开所述特定行。然后，耦合在每一列中的数位线之间的各个读出放大器响应对应于各个存储单元中所存储的数据的电压变化。一旦已经打开所述行，就可以通过耦合数位线来把数据从打开行的每一列耦合至数据读取通路。因此，打开一个行(也称为页)只耗费有限的时间量，并且对存储器吞吐量进行限制。最后，是否预取数据(以及要预取哪些数据)、是否预充电或者打开一个行，以及是否高速缓存所访问的数据的最佳判定可以随时间而改变，并且可以作为耦合至存储器集线器的处理器所执行的应用程序的功能而改变。因此，需要这样一种计算机体系结构，其提供存储器集线器体系结构的优势，并且还最小化这种系统中普遍存在的等待时间和/或吞吐量问题，从而提供具有高带宽、高吞吐量和低等待时间的存储器设备。人们还期望，这种系统允许存储器集线器的操作随时间而改变。
技术实现思路
根据本专利技术的一个方面，提供了包括多个存储器设备和一个存储器集线器的存储器模块和方法。所述存储器集线器包含链路接口，诸如光学输入/输出端口，其接收用于访问所述存储器设备中的至少一个中的存储单元的存储器请求。所述存储器集线器还包含耦合至所述存储器设备的存储器设备接口，所述存储器设备接口用于把存储器请求耦合至存储器设备，以便访问所述存储器设备中的至少一个中的存储单元，并且用于响应于所述存储器请求中的至少一些来接收读数据。所述存储器集线器还被耦合至系统控制器，所述系统控制器用于-->生成存储器提示。所述存储器集线器还包含耦合至所述链路接口和存储器设备接口的存储器定序器。所述存储器定序器用于响应于从所述链路接口接收的存储器请求来把存储器请求耦合至存储器设备接口。所述存储器定序器还用于响应于存储器提示来动态调整可操作性。附图说明图1是根据本专利技术一个示例的计算机系统的方框图，其中多个存储器模块的每一个中均包括存储器集线器。图2是根据本专利技术示例的用于图1的计算机系统的存储器集线器的方框图。图3是根据本专利技术一个示例的写命令分组的示意图。图4是根据本专利技术一个示例的读命令分组的示意图。图5是根据本专利技术示例的用于图1的计算机系统的存储器集线器的方框图。具体实施方式图1中示出了根据本专利技术一个示例的计算机系统100。计算机系统100包括处理器104，用于执行各种计算功能，诸如运行特定软件以执行特定计算或者任务。处理器104包括处理器总线106，其通常包括地址总线、控制总线和数据总线。处理器总线106通常耦合至高速缓存108，正如前面提到的那样，高速缓存108通常是静态随机访问存储器(“SRAM”)。最后，处理器总线106耦合至系统控制器110，其有时还被称为“北桥”或者“存储器控制器”。系统控制器110作为处理器104与各种其他部件的通信通路。更具体地说，系统控制器110包括图形端口，图形端口通常耦合至图形控制器112，图形控制器112又耦合至视频终端114。系统控制器110还耦合至一个或多个输入设备118，诸如键盘或者鼠标，以便允许操作者与计算机系统100进行接口。通常，计算机系统100还包括一个或多个输出设备120，诸如打印机，其经由系统控制器110耦合至处理器104。一个或多个数据存储设备124也通常经由系统控制器110-->耦合至处理器1本文档来自技高网...

【技术保护点】
一种存储器模块，包括：　多个存储器设备；和　耦合至所述存储器设备的存储器集线器，所述存储器集线器包括：　链路接口，其接收对于访问所述存储器设备中的至少一个中的存储器单元的存储器请求，所述存储器请求中的至少一些包括相应的存储 器提示，所述存储器提示提供与所述存储器设备的后续操作有关的信息；　耦合至所述存储器设备和所述链路接口的存储器设备接口，所述存储器设备接口用于把存储器请求耦合至存储器设备，以访问所述存储器设备中的至少一个中的存储器单元，并且用于响应于所 述存储器请求中的至少一些来接收读数据；以及　耦合至所述链路接口和所述存储器设备接口的存储器定序器，所述存储器定序器用于响应于从所述链路接口接收的存储器请求把存储器请求耦合至所述存储器设备接口，所述存储器定序器还用于响应于所述存储器提示 来动态调整所述存储器设备的可操作性。

【技术特征摘要】
【国外来华专利技术】US 2004-3-29 10/812,9501、一种存储器模块，包括：多个存储器设备；和耦合至所述存储器设备的存储器集线器，所述存储器集线器包括：链路接口，其接收对于访问所述存储器设备中的至少一个中的存储器单元的存储器请求，所述存储器请求中的至少一些包括相应的存储器提示，所述存储器提示提供与所述存储器设备的后续操作有关的信息；耦合至所述存储器设备和所述链路接口的存储器设备接口，所述存储器设备接口用于把存储器请求耦合至存储器设备，以访问所述存储器设备中的至少一个中的存储器单元，并且用于响应于所述存储器请求中的至少一些来接收读数据；以及耦合至所述链路接口和所述存储器设备接口的存储器定序器，所述存储器定序器用于响应于从所述链路接口接收的存储器请求把存储器请求耦合至所述存储器设备接口，所述存储器定序器还用于响应于所述存储器提示来动态调整所述存储器设备的可操作性。2、如权利要求1所述的存储器模块，其中所述链路接口包括光学输入/输出端口。3、如权利要求1所述的存储器模块，其中所述提示中的至少一个包括把所述存储器设备设置于页模式的信号。4、如权利要求3所述的存储器模块，其中所述提示中的至少一个包括数个页保持打开。5、如权利要求1所述的存储器模块，其中所述提示中的至少一个包括预取提示。6、如权利要求1所述的存储器模块，其中所述提示中的至少一个包括将要发送的数个高速缓存行。7、如权利要求1所述的存储器模块，其中所述提示中的至少一个包括表示将要从中取出数据的地址的序列的跨距。8、如权利要求1所述的存储器模块，其中所述提示中的至少一个包括数个要跳过的高速缓存行。9、如权利要求1所述的存储器模块，其中所述存储器设备包括动态随机访问存储器设备。10、如权利要求1所述的存储器模块，还包括耦合至所述链路接口和所述存储器定序器的请求解码器，所述请求解码器用于解码所述存储器请求中的提示。11、一种存储器集线器，包括：链路接口，其接收对于访问所述存储器设备中的至少一个中的存储器单元的存储器请求，所述存储器请求中的至少一些包括相应的存储器提示，所述存储器提示提供与所述存储器设备的后续操作有关的信息；耦合至所述存储器设备的存储器设备接口，所述存储器设备接口用于把存储器请求耦合至存储器设备，以访问所述存储器设备中的至少一个中的存储器单元，并且用于响应于所述存储器请求中的至少一些来接收读数据；以及耦合至所述链路接口和所述存储器设备接口的存储器定序器，所述存储器定序器用于响应于从所述链路接口接收的存储器请求把存储器请求耦合至所述存储器设备接口，所述存储器定序器还用于响应于所述存储器提示来动态调整所述存储器设备的可操作性。12、如权利要求11所述的存储器集线器，其中所述链路接口包括光学输入/输出端口。13、如权利要求11所述的存储器集线器，其中所述提示中的至少一个包括把所述存储器设备设置于页模式的信号。14、如权利要求13所述的存储器集线器，其中所述提示中的至少一个包括数个页保持打开。15、如权利要求11所述的存储器集线器，其中所述提示中的至少一个包括预取提示。16、如权利要求11所述的存储器集线器，其中所述提示中的至少一个包括将要发送的数个高速缓存行。17、如权利要求11所述的存储器集线器，其中所述提示中的至少一个包括表示从中将要取出数据的地址的序列的跨距。18、如权利要求11所述的存储器集线器，其中所述提示中的至少一个包括数个要跳过的高速缓存行。19、如权利要求11所述的存储器集线器，其中所述存储器设备包括动态随机访问存储器设备。20、如权利要求12所述的存储器集线器，还包括耦合至所述链路接口和所述存储器定序器的请求解码器，所述请求解码器用于解码所述提示。21、一种计算机系统，包括：中央处理单元(“CPU”)；耦合至所述CPU的系统控制器，所述系统控制器具有输入端口和输出端口；经由所述系统控制器耦合至所述CPU...

【专利技术属性】
技术研发人员：约瑟夫M杰德洛，
申请(专利权)人：米克伦技术公司，
类型：发明
国别省市：US[美国]