用以提供针对存储器装置的电力管理的设备及方法制造方法及图纸

本发明专利技术涉及一种例如非易失性固态存储器装置(14)的设备，在一些实施方案中，所述设备可包含存取线偏置电路(30)，其用以响应于模式信息而设置与存储器核心(32)的取消选定存取线相关联的偏置电平。在一种方法中，存取线偏置电路(30)可使用线性降压调节以改变存储器核心(32)的取消选定存取线上的电压电平。本发明专利技术可提供一种例如主机处理器(12)的存储器存取装置，其能够动态地设置存储器装置(14)的存储器核心(32)的操作模式以便管理所述存储器的功耗。本发明专利技术还提供其它设备及方法。

【技术实现步骤摘要】
【国外来华专利技术】
所揭露的结构及/或技术大体上涉及存储器装置，且更特定地说，涉及用于管理存储器装置内的功耗的设备及方法。
技术介绍
一般期望电子组件消耗相对低的电力量以执行其预期功能。在一些应用中，这种期望可能更明显。例如，在其中能量可能有限的电子装置(例如，电池供电装置等等)中，如果使用消耗较少电力的组件，那么可延长充电之间的装置使用时间。缩减电子装置中的功耗也可能是有益的，这在于其可在所述装置内引起较少产热。此外，缩减电子装置内的功耗也可缩减用以执行应用程序的电能的量，以及那种能量的关联成本。缩减能量成本在大型操作(例如，通常操作区域内的相对大量的计算装置及/或存储装置的数据中心，等等)中可能是明显的。非易失性固态存储器装置及/或使用非易失性固态存储器装置的系统可包括可获益于功耗缩减的设备的一个实例。附图说明将参考以下诸图来描述非限制性且非详尽的实施方案，其中除非另有指定，否则贯穿各个图中，相同参考数字是指相同部分。图1是说明根据实例实施方案的计算系统的方框图；图2是说明根据实例实施方案的线性降压调节器电路的示意图；图3是说明根据实例实施方案的多核非易失性存储器设备的方框图；及图4是说明根据实例实施方案的用于操作计算系统的方法的流程图。具体实施方式贯穿本说明书中对“一个实施方案”、“实施方案”或“某些实施方案”的参考意味着结合所描述实施方案而描述的特定特征、结构或特性可包含在所主张标的物的至少一个实施方案中。因此，贯穿本说明书的各个位置中出现短语“在一个实例实施方案中”、“在实例实施方案中”或“在某些实例实施方案中”未必全部是指相同实施方案。此外，特定特征、结构或特性可组合在一或多个实施方案中。所主张标的物的实施例可包含用于执行操作的方法及/或设备(例如，个别设备，或设备或其组件的组合)。设备可经特殊地构造以用于所需目的，及/或设备可包括能够根据存储在存储器中的计算机程序而操作的通用计算装置。程序可存储在存储器中，存储器是例如但不限于任何类型的磁盘，包含软盘、光盘、光盘只读存储器(CD-ROM)、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、非易失性存储器(例如，电可编程只读存储器(EPROM)、电可擦除及可编程只读存储器(EEPROM)，及/或FLASH存储器)、相变存储器(PCM)，及/或适合于存储电子指令的任何其它类型的媒体。存储器通常可包括非暂时性装置。在这种上下文中，非暂时性存储器可包含为有形的装置，这意味着所述装置具有具体物理形式，但是所述装置可改变其物理状态中的一或多者。因此，例如，非暂时性是指装置不管其状态如何改变而仍保持有形。在描述所主张标的物的实施例时，术语“位”对应于例如由二进制数字数据信号的状态表示的数据的二进制数字，所述二进制数字数据信号有时也被称作逻辑信号、二进制信号、逻辑状态，或二进制状态。可通过将例如单一晶体管的存储器单元编程(例如，写入)为例如多个数据状态中的一者)来存储位、位的分数或多个位的值。如本文所使用，多个意味着两个或两个以上。例如，在单级别存储器单元(SLC或SLC单元)中，所述单元可能被擦除/编程为第一(例如，逻辑1)数据状态或第二(例如，逻辑0)数据状态。另外，包括个别二进制数字数据信号及/或数据状态的多个二进制数字数据信号及/或多个数据状态可经组织及/或聚集以构造(例如，汇编)可共同地表示例如两个位、四个位、八个位、10个位等等的“符号”。在一个实例中，2位符号可具有二进制值00、01、10或11。在一些情况下，单一存储器单元可被选择性地编程为表示那些值中的任一者的相应数据状态。例如，可通过将存储器单元编程为四个可能数据状态中的相应数据状态(例如，对应于阈值电压电平的相应范围)来存储2位符号的00值。以类似方式，可通过将一或多个存储器单元编程为16个可能数据状态中的相应数据状态来存储4位符号的特定值(例如，0101)，且可通过将一或多个存储器单元编程为256个不同数据状态中的相应数据状态来存储8位符号的特定值(例如，0000 0110)，以此类推。前述符号中的任一者均可被传达为例如一或多个数据信号的一或多个可测量物理性质(例如，声学、电流、辐射及/或电压电平)。存储器可用于多种上下文中。作为实例，存储器可包含在计算系统中。在这种上下文中，术语计算装置是指由总线耦合的至少处理器及存储器。同样地，在这种应用中，除非使用上下文另有指示，否则术语存储器、存储器系统、存储器模块、存储器装置及/或存储器设备可被互换地使用。然而，存储器单元是指存储器内的存储单位，且存储器阵列是指存储器单元的阵列。通常，阵列的存储器单元包括存储器核心。然而，将理解，存储器、存储器系统、存储器模块、存储器装置及/或存储器设备还可包含其它电路或组件以使能够使用例如存储器单元。同样地，存储器子系统是指存储器系统的子部分。在实例实施方案中，呈非易失性存储器装置的形式的设备可经由(例如，通过)多个关联接口而与一或多个处理器或其它存储器存取装置通信。非易失性存储器装置可例如包括单通道存储器装置或多通道存储器装置。多个接口中的两个或两个以上接口可包括实质上类似类型或不同类型。作为非限制性实例，在某些实施方案中，一个接口可包括并行接口，而另一接口可包括串行接口。非易失性存储器装置可例如包括相变存储器(PCM)、电荷存储器(例如，通常被称作闪速存存储器的存储器)等等或其任何组合，但是所主张标的物并不限于此类实例。当然应理解，所主张标的物的范围并不限于可主要出于说明目的而提供的特定实施例、实施方案或实例。更确切地，多种硬件、固件或软件实施例或其组合是可能的(除了软件本身以外)，且意欲包含在所主张标的物的范围内。因此，虽然下文可参考一或多个实例或说明而描述所主张标的物的方面，但是应理解，如此描述的任何实例或说明意欲相对于所主张标的物是非限制性的。图1是说明根据实例实施方案的呈计算系统10的形式的设备的方框图。如所展示，计算系统10包含例如处理器12的存储器存取装置，及非易失性存储器装置14。处理器12能够存取非易失性存储器14以执行例如信息存储及/或检索功能。在一些实施例中，非易失性存储器14可包括具有耦合到处理器12的外部节点(例如，接点、端子等等)的封装装置，及/或例如在外部环境中的其它存储器存取装置。在一些实施方案中，非易失性存储器14可例如与处理器12一起实施于公共的互操作平台型结构(例如，芯片、衬底或板)中。主机处理器12与非易本文档来自技高网...

【技术保护点】
一种设备，其包括：存储器核心，其具有可经由存取线而操作地存取的存储器单元，所述存储器核心能够以包含至少较低功率读取模式及较低延时读取/写入模式的多个操作模式而操作，其中所述较低功率读取模式相较于所述较低延时读取/写入模式具有较低功耗；及存取线偏置电路，其经配置以设置与所述存储器核心的取消选定存取线相关联的偏置电平，其中所述偏置电平是响应于模式信息而设置。

【技术特征摘要】
【国外来华专利技术】2012.09.06 US 13/605,5381.一种设备，其包括：
存储器核心，其具有可经由存取线而操作地存取的存储器单元，所述存储器核心
能够以包含至少较低功率读取模式及较低延时读取/写入模式的多个操作模式而操
作，其中所述较低功率读取模式相较于所述较低延时读取/写入模式具有较低功耗；
及
存取线偏置电路，其经配置以设置与所述存储器核心的取消选定存取线相关联的
偏置电平，其中所述偏置电平是响应于模式信息而设置。
2.根据权利要求1所述的设备，其进一步包括输入节点，所述输入节点经配置以从存
储器存取装置接收所述模式信息。
3.根据权利要求2所述的设备，其中所述存储器存取装置包括处理器。
4.根据权利要求1所述的设备，其中所述存取线偏置电路包含线性降压调节器，所述
线性降压调节器经配置以在所述模式信息指示所述操作模式从所述较低延时读取/
写入模式改变为所述较低功率读取模式的情况下缩减所述存储器核心的所述取消
选定存取线上的电压电平。
5.根据权利要求4所述的设备，其中所述线性降压调节器包括在第一与第二电力节点
之间排成一行而连接的N型绝缘栅极场效应晶体管IGFET及P型IGFET，其中所
述N型IGFET与所述P型IGFET之间的中间节点耦合到所述存储器核心的所述取
消选定存取线。
6.根据权利要求5所述的设备，其中：
所述第一电力节点在所述存储器核心的操作期间具有第一电势，且所述第二电力
节点在所述存储器核心的操作期间具有第二电势，其中所述第一电势高于所述第二
电势；
所述N型IGFET在所述第一电力节点与所述中间节点之间的信号路径中；且
所述P型IGFET在所述中间节点与所述第二电力节点之间的信号路径中。
7.根据权利要求6所述的设备，其中所述P型IGFET具有能够提供从所述取消选定
存取线到接地的合适电平的位移电流以支持线性降压调节的大小。
8.根据权利要求4所述的设备，其中所述线性降压调节器进一步包括开关，所述开关
耦合到所述N型IGFET及所述P型IGFET的栅极节点，以在所述操作模式包括所
述较低延时读取/写入模式的情况下将第一控制电压提供给所述栅极节点，且在所
述操作模式包括所述较低功率读取模式的情况下将不同于所述第一控制电压的第
二控制电压提供给所述栅极节点。
9.根据权利要求4所述的设备，其中：
所述线性降压调节器进一步包括第一、第二、第三及第四缓冲器，其中：
所述第一缓冲器经耦合以在所述操作模式包括所述较低延时读取/写入模式的情
况下将所述第一控制电压提供给所述N型IGFET的所述栅极节点；
所述第二缓冲器经耦合以在所述操作模式包括所述较低功率读取模式的情况下
将所述第二控制电压提供给所述N型IGFET的所述栅极节点；
所述第三缓冲器经耦合以在所述操作模式包括所述较低延时读取/写入模式的情
况下将所述第一控制电压提供给所述P型IGFET的所述栅极节点；且
第四缓冲放大器经耦合以在所述操作模式包括所述较低功率读取模式的情况下
将所述第二控制电压提供给所述P型IGFET的所述栅极节点。
10.根据权利要求1所述的设备，其中所述存储器核心包括相变存储器核心。
11.一种设备，其包括：
多个存储器核心，其具有至少第一存储器核心及第二存储器核心；
第一存取线偏置电路，其耦合到所述第一存储器核心，所述第一存取线偏置电路
经配置以提供与所述第一存储器核心的取消选定存取线相关联的偏置电平；及
第二存取线偏置电路，其耦合到所述第二存储器核心，所述第二存取线偏置电路
经配置以提供与所述第二存储器核心的取消选定存取线相关联的偏置电平；
其中所述第一及第二存取线偏置电路经配置以彼此独立地操作，使得与所述第一
存储器核...

【专利技术属性】
技术研发人员：杰拉尔德·巴克利，尼古拉斯·亨德里克森，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US