操作存储器单元的方法及存储器器件技术

本公开的各个实施例针对一种使用无查找表(LUT)动态存储器分配过程的存储器修复的方法。提供了具有多个行和多个列的存储器单元的阵列。此外，阵列的每个存储器单元具有多个数据状态和永久状态。在阵列的行中标识一个或多个异常存储器单元，并且响应于标识的异常存储器单元，将异常存储器单元设置为永久状态。异常存储器单元包括故障存储器单元，并且在一些实施例中，包括具有少量性能的尾部存储器单元。在对行进行读取或写入操作期间，用永久状态标识一个或多个异常存储器单元，并且在排除异常存储器单元的情况下，从其余存储器单元读取数据或将数据写入其余存储器单元。本发明专利技术的实施例还涉及操作存储器单元的方法及存储器器件。

【技术实现步骤摘要】
操作存储器单元的方法及存储器器件
本专利技术的实施例涉及操作存储器单元的方法及存储器器件。
技术介绍
许多现代电子器件包含电子存储器。电子存储器可以是易失性存储器或非易失性存储器。非易失性存储器能够在没有电源的情况下保留其存储的数据，而易失性存储器在断电时也会丢失其存储的数据。电子存储器的一些类型例如包括电阻随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、相变存储器(PCM)等。
技术实现思路
根据本专利技术的实施例的一个方面，提供了一种操作存储器单元的方法，包括：提供具有多个行和多个列的存储器单元的阵列，其中，多个行包括第一行；标识阵列在第一行中的存储器单元的各个状态，其中，状态分别为第一数据状态、第二数据状态和永久状态；将分别用第一数据状态和第二数据状态标识的存储器单元分配给逻辑字，同时排除用永久状态标识的存储器单元，其中，用永久状态标识的存储器单元在分别用第一数据状态和第二数据状态标识的存储器单元之间；以及从分配给逻辑字的存储器单元中读取逻辑字或将逻辑字写入分配给逻辑字的存储器单元。根据本专利技术的实施例的另一个方面，提供了一种操作存储器单元的方法，包括：提供具有多个行、多个数据列和冗余列的存储器单元的阵列，其中，阵列的每个存储器单元具有第一数据状态、第二数据状态和永久状态；从阵列的第一行读取逻辑字，其中，逻辑字包括来自多个数据列并且独立于冗余列的数据；在第一行中和多个数据列中的第一数据列处识别异常存储器单元；将异常存储器单元设置为永久状态；以及从阵列的第一行重新读取逻辑字，其中，逻辑字包括来自除第一数据列之外的多个数据列的数据，并且还包括来自冗余列的数据。根据本专利技术的实施例的又一个方面，提供了一种存储器器件，包括：存储器核心，包括：具有多个行和多个列的存储器单元的阵列，其中，阵列的每个存储器单元具有第一数据状态、第二数据状态和永久状态，并且其中，多个行包括第一行；以及感测放大器电路，被配置为将第一行的存储器单元标识为处于永久状态并且将第一行的存储器单元标识为分别处于第一数据状态和第二数据状态，其中，处于永久状态的存储器单元在分别处于第一数据状态和第二数据状态的存储器单元之间；以及分配电路，被配置为将被标识为分别处于第一数据状态和第二数据状态的存储器单元分配给逻辑字，同时排除被标识为处于永久状态的存储器单元；其中，存储器核心被配置为分别从分配给逻辑字的存储器单元读取逻辑字或将逻辑字写入分配给逻辑字的存储器单元。附图说明当结合附图进行阅读取时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了用于存储器单元的行的无查找表(LUT)的动态存储器分配过程的一些实施例的示意图。图2示出了图1的无LUT动态存储器分配过程的一些实施例的流程图。图3A至图3C示出了图1的无LUT动态存储器分配过程的一些实施例的示意图，该过程使用不同数量和布置的标记有永久状态的异常存储器单元。图4A和图4B示出了图1的无LUT动态存储器分配过程的一些不同的可选实施例的示意图。图5示出了图1的无LUT动态存储器分配过程的一些实施例的示意图，其中行被配置为存储多个物理字。图6示出了用于存储器单元阵列的图1的无LUT动态存储器分配过程的一些实施例的示意图。图7A和图7B示出了图1中的存储器单元的一些实施例的截面图，其中存储器单元是分别处于第一数据状态和第二数据状态的MRAM单元。图8A和图8B示出了图1中的存储器单元的一些不同实施例的截面图，其中存储器单元是处于永久状态的MRAM单元。图9示出了被配置为执行图1的无LUT动态存储器分配过程的集成电路(IC)芯片的一些实施例的示意图。图10A和图10B示出了与图9中的存储器单元的不同状态相对应的读取电流概率分布的一些不同实施例的图。图11A和图11B示出了图9的感测放大器块的一些实施例的示意图，其中感测放大器块分别以数据状态和永久状态电耦合到存储器单元。图12示出了图9的IC芯片的一些可选实施例的示意图，其中列解码器在感测放大器/驱动器电路与动态分配电路之间。图13示出了在读取操作期间图9的IC芯片的一些实施例的示意性流程图。图14A和图14B示出了图13的IC芯片的一些不同的可选实施例的示意性流程图。图15示出了在写入操作期间图9的IC芯片的一些实施例的示意性流程图。图16A和图16B示出了图15的IC芯片的一些不同的可选实施例的示意性流程图。图17示出了图9的IC芯片的一些实施例的示意图，其中IC芯片包括字线、位线和源极线。图18至图24、图25A、图25B、图26、图27A和图27B示出了使用无LUT动态存储器分配过程的存储器修复方法的一些实施例的一系列示意图。图28示出了图18至图24、图25A、图25B、图26、图27A和图27B的方法的一些实施例的流程图。图29示出了用于选择尾部存储器单元的读取电流概率分布的一些实施例的图。图30示出了用于选择尾部存储器单元的不同写入强度上的写入故障率的一些实施例的图。图31至图36、图37A和图37B示出了使用无LUT和LUT动态存储器分配过程的存储器修复方法的一些实施例的一系列示意图。图38示出了图31至图36、图37A和图37B的方法的一些实施例的流程图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。一些存储器器件包括存储器阵列和查找表(LUT)。存储器阵列包括多个行和多个列的多个存储器单元。此外，保留行中的至少一行或列中的至少一列用于冗余。在存储器单元发生故障的情况下，发生故障存储器单元的地址存储在LUT中并映射到LUT中保留的行或列。此外，在对存储器阵列的每个读取和写入操作期间，在LUT中查找提供的地址。查找确定所提供的地址是否对应于本文档来自技高网...

【技术保护点】
1.一种操作存储器单元的方法，包括：/n提供具有多个行和多个列的存储器单元的阵列，其中，所述多个行包括第一行；/n标识所述阵列在所述第一行中的存储器单元的各个状态，其中，所述状态分别为第一数据状态、第二数据状态和永久状态；/n将分别用所述第一数据状态和所述第二数据状态标识的存储器单元分配给逻辑字，同时排除用所述永久状态标识的存储器单元，其中，用所述永久状态标识的所述存储器单元在分别用所述第一数据状态和所述第二数据状态标识的所述存储器单元之间；以及/n从分配给所述逻辑字的所述存储器单元中读取所述逻辑字或将所述逻辑字写入分配给所述逻辑字的所述存储器单元。/n

【技术特征摘要】
20191220 US 62/951,117;20200727 US 16/939,5421.一种操作存储器单元的方法，包括：
提供具有多个行和多个列的存储器单元的阵列，其中，所述多个行包括第一行；
标识所述阵列在所述第一行中的存储器单元的各个状态，其中，所述状态分别为第一数据状态、第二数据状态和永久状态；
将分别用所述第一数据状态和所述第二数据状态标识的存储器单元分配给逻辑字，同时排除用所述永久状态标识的存储器单元，其中，用所述永久状态标识的所述存储器单元在分别用所述第一数据状态和所述第二数据状态标识的所述存储器单元之间；以及
从分配给所述逻辑字的所述存储器单元中读取所述逻辑字或将所述逻辑字写入分配给所述逻辑字的所述存储器单元。


2.根据权利要求1所述的方法，其中，所述第一行被配置为存储第一物理字和第二物理字，其中，所述第一物理字和所述第二物理字共享比所述逻辑字的尺寸大的共同尺寸，其中，所述逻辑字被定位到对应于所述第一物理字的存储器单元。


3.根据权利要求1所述的方法，其中，所述分配是沿着所述阵列的所述第一行从左到右执行的。


4.根据权利要求1所述的方法，其中，所述标识包括：
对所述阵列的所述第一行中的所述存储器单元进行偏置以生成通过所述存储器单元的各自的读取电流，其中，所述读取电流对于所述第一数据状态、所述第二数据状态和所述永久状态是不同的；以及
将所述读取电流与多个参考电流进行比较，以标识所述阵列的所述第一行中的所述存储器单元的所述各个状态。


5.根据权利要求1所述的方法，其中，所述逻辑字包括数据字和纠错码编码，并且所述方法还包括：
执行纠错码操作以生成所述纠错码编码或解码所述纠错码编码，其中，由同一电路执行所述纠错码操作和所述分配。


6.根据权利要求1所述的方法，其中，所述逻辑字包括数据字和纠错码编码，并且所述方法还包括：
在所述逻辑字上执行纠错码操作以所述纠错码编码或解码所述纠错码编码，其中，所述纠错码操作和所述分配彼此独立。

【专利技术属性】
技术研发人员：姜慧如，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71