半导体封装件制造技术

一种半导体封装件包括：具有贯通开口的框架；第一半导体芯片和第二半导体芯片，第一半导体芯片设置在贯通开口中并且具有其上设置有第一连接焊盘的第一有源表面和与第一有源表面相对的第一无源表面，第二半导体芯片设置在第一半导体芯片上并且具有其上设置有第二连接焊盘的第二有源表面和与所述第二有源表面相对的第二无源表面；第一和第二凸块，分别电连接到第一连接焊盘和第二连接焊盘；第一和第二虚设凸块，分别设置在与第一凸块的水平高度相同的水平高度和第二凸块的水平高度相同的水平高度；第一和第二柱，分别电连接到第一凸块和第二凸块；连接构件，包括电连接到第一柱和第二柱中的每一者的再分布层；以及虚设柱，设置在框架与连接构件之间。

【技术实现步骤摘要】
半导体封装件相关申请的交叉引用本申请要求于2019年12月13日在韩国知识产权局提交的韩国专利申请No.10-2019-0166308的优先权，其公开内容通过引用整体合并于此。
本专利技术构思的示例性实施例涉及半导体封装件。
技术介绍
随着对具有高容量以及减小的厚度和尺寸的电子产品的需求增加，已经开发了各种形式的半导体封装件。在各种类型的半导体封装技术中，已经开发了将单个封装件构造为包括多个半导体芯片的封装技术。
技术实现思路
本专利技术构思的示例性实施例将提供一种半导体封装件，其可以使用低成本工艺在基板上实现高密度的布线。根据本专利技术构思的示例性实施例，一种半导体封装件包括：框架，所述框架具有贯通开口；多个半导体芯片，所述多个半导体芯片包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片设置在所述贯通开口中，并且具有其上设置有第一连接焊盘的第一有源表面和与所述第一有源表面相对的第一无源表面，所述第二半导体芯片设置在所述第一半导体芯片上，并且具有其上设置有第二连接焊盘的第二有源表面和与所述第二有源表面相对的第二无源表面。所述半导体封装件还包括：第一凸块(bump)和第二凸块，所述第一凸块和所述第二凸块分别电连接到所述第一连接焊盘和所述第二连接焊盘；第一虚设凸块和第二虚设凸块，所述第一虚设凸块和所述第二虚设凸块分别设置在与所述第一凸块的水平高度相同的水平高度和所述第二凸块的水平高度相同的水平高度；第一柱和第二柱，所述第一柱和所述第二柱分别电连接到所述第一凸块和所述第二凸块；连接构件，所述连接构件包括电连接到所述第一柱和所述第二柱中的每一者的再分布层；以及虚设柱，所述虚设柱设置在所述框架与所述连接构件之间。根据本专利技术构思的示例性实施例，一种半导体封装件包括：框架，所述框架具有贯通开口；第一半导体芯片，所述第一半导体芯片设置在所述框架的所述贯通开口中，并且具有其上设置有第一连接焊盘的第一有源表面和与所述第一有源表面相对的第一无源表面；第一凸块图案，所述第一凸块图案包括在所述第一半导体芯片的所述第一有源表面上连接到所述第一连接焊盘的第一凸块以及不连接到所述第一连接焊盘的至少一个第一虚设凸块；以及第一填充层，所述第一填充层填充所述框架与所述第一半导体芯片之间的区域，覆盖所述第一半导体芯片的所述第一无源表面和所述框架的下表面，并且覆盖所述第一半导体芯片的所述第一有源表面的一部分。根据本专利技术构思的示例性实施例，一种半导体封装件包括：框架，所述框架具有贯通开口；多个半导体芯片；多个填充层，所述多个填充层分别围绕所述多个半导体芯片的侧表面；连接构件，所述连接构件设置在所述多个填充层上；多个柱，所述多个柱设置在所述多个填充层中；以及多个凸块，所述多个凸块分别电连接到所述多个半导体芯片。所述多个半导体芯片包括设置在所述贯通开口中的第一半导体芯片以及与所述第一半导体芯片和所述框架部分地交叠的第二半导体芯片。所述多个填充层包括在所述贯通开口中围绕所述第一半导体芯片的侧表面的第一填充层以及围绕所述第二半导体芯片的侧表面的第二填充层。所述多个凸块包括电连接到所述第一半导体芯片的第一连接焊盘的第一凸块以及电连接到所述第二半导体芯片的第二连接焊盘的第二凸块。所述多个柱包括在所述第一填充层上穿透所述第二填充层并且电连接到所述第一凸块的第一柱以及在所述框架上穿透所述第二填充层的多个虚设柱。附图说明通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思的上述和其他特征将变得更加明显，在附图中：图1是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图2是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图3是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图4是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图5是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图6是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图7是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图8是示出根据本专利技术构思的示例性实施例的半导体封装件的截面图。图9至图16是示出根据本专利技术构思的示例性实施例的制造半导体封装件的方法的截面图。具体实施方式在下文中，将参照附图更全面地描述本专利技术构思的示例性实施例。在整个附图中，同样的附图标记可以指代同样的元件。图1是示出根据示例性实施例的半导体封装件的截面图。参照图1，半导体封装件100A可以包括框架101、包括第一半导体芯片120的多个半导体芯片20、多个凸块图案40、多个柱10以及包括再分布层552的连接构件550。框架101可以具有上表面101U和下表面101L。上表面101U可以面对连接构件550。框架101可以具有贯通开口101H。第一半导体芯片120可以设置在贯通开口101H中。在示例性实施例中，无源组件(例如电感器或电容器)可以设置在贯通开口101H中。框架101可以具有第一侧表面101S1和第二侧表面101S2。第一侧表面101S1可以由贯通开口101H暴露并且可以面对第一半导体芯片120。第二侧表面101S2可以与第一侧表面101S1相对。第二侧表面101S2可以形成半导体封装件100A的外部侧表面的一部分。框架101可以包括绝缘材料。绝缘材料可以包括例如热固性树脂(例如环氧树脂)和热塑性树脂(例如聚酰亚胺树脂)中的至少一种。绝缘材料可以包括诸如无机填料和/或玻璃纤维(或玻璃布或玻璃织物)的芯材料浸渍在热固性树脂或热塑性树脂中的绝缘材料，例如，预浸料、味之素堆积膜(Ajinomotobuild-upfilm，ABF)、FR-4、双马来酰亚胺三嗪(BT)等。在示例性实施例中，框架101可以包括多个绝缘层、掩埋在绝缘层中的多个布线层以及将多个布线层彼此电连接的多个布线通路层。框架101可以用作提供平坦表面的支撑构件，多个半导体芯片20可以堆叠在该平坦表面上。框架101可以提高半导体封装件100A的刚度，并且可以保持半导体封装件100A的平坦度。除了第一半导体芯片120之外，多个半导体芯片20还可以包括设置在第一半导体芯片120上的第二半导体芯片220、设置在第二半导体芯片220上的第三半导体芯片320以及设置在第三半导体芯片320上的第四半导体芯片420。多个半导体芯片20可以具有第一至第四半导体芯片120、220、320和420相堆叠的结构。然而，示例性实施例不限于此。例如，在示例性实施例中，多个半导体芯片20可以具有少于四个或多于四个半导体芯片相堆叠的结构。第一至第四半导体芯片120、220、320和420均可以包括集成电路(IC)。第一至第四半导体芯片120、220、320和420均可以具有其上设置有集成电路的有源表面以及与该有源表面相对的无源表面。可以将电信号施加到第一至第四半导体芯片120、220、320和420中的每一者的连接焊盘可以设置在有本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：/n框架，所述框架具有贯通开口；/n多个半导体芯片，所述多个半导体芯片包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片设置在所述贯通开口中，并且具有其上设置有第一连接焊盘的第一有源表面和与所述第一有源表面相对的第一无源表面，所述第二半导体芯片设置在所述第一半导体芯片上，并且具有其上设置有第二连接焊盘的第二有源表面和与所述第二有源表面相对的第二无源表面；/n第一凸块和第二凸块，所述第一凸块和所述第二凸块分别电连接到所述第一连接焊盘和所述第二连接焊盘；/n第一虚设凸块和第二虚设凸块，所述第一虚设凸块和所述第二虚设凸块分别设置在与所述第一凸块的水平高度相同的水平高度和与所述第二凸块的水平高度相同的水平高度；/n第一柱和第二柱，所述第一柱和所述第二柱分别电连接到所述第一凸块和所述第二凸块；/n第一连接构件，所述第一连接构件包括电连接到所述第一柱和所述第二柱中的每一者的第一再分布层；以及/n虚设柱，所述虚设柱设置在所述框架与所述第一连接构件之间。/n

【技术特征摘要】
20191213 KR 10-2019-01663081.一种半导体封装件，所述半导体封装件包括：
框架，所述框架具有贯通开口；
多个半导体芯片，所述多个半导体芯片包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片设置在所述贯通开口中，并且具有其上设置有第一连接焊盘的第一有源表面和与所述第一有源表面相对的第一无源表面，所述第二半导体芯片设置在所述第一半导体芯片上，并且具有其上设置有第二连接焊盘的第二有源表面和与所述第二有源表面相对的第二无源表面；
第一凸块和第二凸块，所述第一凸块和所述第二凸块分别电连接到所述第一连接焊盘和所述第二连接焊盘；
第一虚设凸块和第二虚设凸块，所述第一虚设凸块和所述第二虚设凸块分别设置在与所述第一凸块的水平高度相同的水平高度和与所述第二凸块的水平高度相同的水平高度；
第一柱和第二柱，所述第一柱和所述第二柱分别电连接到所述第一凸块和所述第二凸块；
第一连接构件，所述第一连接构件包括电连接到所述第一柱和所述第二柱中的每一者的第一再分布层；以及
虚设柱，所述虚设柱设置在所述框架与所述第一连接构件之间。


2.根据权利要求1所述的半导体封装件，其中，所述第一柱的上表面和所述第二柱的上表面与所述虚设柱的上表面基本上共面。


3.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第一填充层，所述第一填充层覆盖所述第一半导体芯片的所述第一有源表面和所述第一无源表面。


4.根据权利要求3所述的半导体封装件，所述半导体封装件还包括：
第二填充层，所述第二填充层覆盖所述第二半导体芯片的所述第二有源表面，
其中，所述第二填充层围绕所述第一柱的至少一部分和所述虚设柱的至少一部分。


5.根据权利要求4所述的半导体封装件，其中，所述第二填充层的至少一部分与所述第一填充层的至少一部分直接接触。


6.根据权利要求4所述的半导体封装件，所述半导体封装件还包括：
第二连接构件，所述第二连接构件设置在所述第一填充层与所述第二填充层之间，并且包括第一层间绝缘层、第二再分布层和第一再分布通路。


7.根据权利要求1所述的半导体封装件，
其中，所述第一柱的下部的宽度大于所述第一凸块的宽度，
其中，所述第二柱的下部的宽度大于所述第二凸块的宽度。


8.根据权利要求1所述的半导体封装件，其中，所述第一凸块和所述第二凸块均具有等于或小于30μm的高度。


9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
第一绝缘层，所述第一绝缘层在所述第一半导体芯片的所述第一有源表面上覆盖所述第一凸块的侧表面和所述第一虚设凸块的侧表面。


10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：
凸块下金属层，所述凸块下金属层电连接到所述第一再分布层；以及
导电图案，所述导电图案电连接到所述凸块下金属层。


11.根据权利要求10所述的半导体封装件，所述半导体封装件还包括：
下半导体芯片；以及
内插基板，所述内插基板设置在所述下半导体芯片上，
其中，所述导电图案电连接到所述内插基板。


12.一种半导体封装件，所述半导体封装件包括：
框架，所述框架具有贯通开口；
第一半导体芯片，所述第一半导体芯片设置在所述框架的所述贯通开口中，并且具有其上设置有第一连接焊盘的第一有源表面和与所述第一有源表面相对的第一无源表面；

【专利技术属性】
技术研发人员：李斗焕，卞贞洙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR