基于SiP技术的高可靠存储器制造技术

本发明专利技术属于集成存储设备技术领域，旨在解决现有技术中的存储器结构固化、扩容困难的问题，具体涉及一种基于SiP技术的高可靠存储器，包括封装基板、金属框架、封装盖板以及多组芯片组件，封装基板的内部具有腔体结构，多组芯片组件间隔设置于腔体结构，每组芯片组件通过键合线和封装基板连接；金属框架设置于腔体结构的顶部；封装盖板可启闭地盖合于金属框架，以形成隔离保护层；通过本发明专利技术公开网络共享键合指方案以及阶梯式封装基板的设计，可节省键合空间并提供了灵活的组装方案，可根据需求灵活进行版本扩展。

【技术实现步骤摘要】
基于SiP技术的高可靠存储器
本专利技术属于集成存储设备
，具体涉及一种基于SiP技术的高可靠存储器。
技术介绍
集成电路IC(IntegratedCircuit)裸芯片在应用时，首先需要进行封装；封装的功能主要有三点：①对芯片进行保护，因为硅芯片本身比较脆弱，细小的灰尘和水汽都会破坏它们的功能；②进行尺度放大，因为芯片本身都很小，通过封装后尺度放大，便于后续PCB板级系统应用；③进行电气连接，通过封装，芯片和外界进行信息交换。随着芯片复杂程度的提高及封装技术水平的提高，封装规模越来越大，引脚数目快速增长，单芯片封装已经不能满足系统设计的要求，封装产品也逐渐地由小规模、单片芯片封装向大规模、多芯片封装的方向发展。现有的在封装内增加集成度主要采用芯片堆叠的方式，芯片堆叠包括金字塔型堆叠、悬臂型堆叠、并排堆叠以及TSV硅通孔堆叠。目前，通过封装体堆叠提升存储芯片的容量是一种常用的方法。封装体堆叠通常以塑封芯片为基片，采用引脚拉直、切割、灌胶、表面电镀等方式使得芯片上下层电气连接，因为其本质是塑封，因此无法做到气密性，在高可靠领域的应用会受限。此外，此类封装体堆叠产品体积大、重量大、热阻大、封装体表面存在互连导线等不利因素，因此，在航天等领域应用也有很大的局限性，需要采用新技术的产品来替代老的产品。
技术实现思路
为了解决上述问题，即为了解决现有封装体堆叠存储器存在的体积大、重量大、散热差、非气密性、表面存在导线等的问题，本专利技术提供了一种基于SiP技术的高可靠存储器，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，所述封装基板的内部具有腔体结构，多组所述芯片组件间隔设置于所述腔体结构，每组所述芯片组件通过键合线和所述封装基板连接；所述金属框架设置于所述腔体结构的顶部；所述封装盖板可启闭地盖合于所述金属框架，以形成隔离保护层。在一些优选实施例中，所述芯片组件包括第一芯片和第二芯片，所述第二芯片通过第一介质隔离设置于所述第一芯片的顶部；所述腔体结构包括第一台阶和第二台阶，所述第一台阶与所述第二台阶呈上阶梯式设置；所述第一芯片设置于所述腔体结构的底面，所述第一芯片通过第一组键合线键合连接于所述腔体结构的底面设置的一级键合指、所述第一台阶的二级键合指；所述第二芯片通过第二组键合线键合连接于所述第一台阶的二级键合指、所述第二台阶的三级键合指。在一些优选实施例中，所述第一芯片和所述第二芯片地址和地址总线网络相同设置；所述一级键合指为独立键合指；所述二级键合指为共享键合指；所述三级键合指为独立键合指。在一些优选实施例中，所述第二芯片包括一层或多层裸芯片；当所述裸芯片为多层时，相邻所述裸芯片之间通过第二介质隔离设置；多层所述裸芯片的中心同轴设置；多层所述裸芯片通过对应的键合线键合于所述第一台阶的共享键合指；顶层的所述裸芯片通过两条键合线分别键合于所述第二台阶、所述第一台阶。在一些优选实施例中，所述第一介质、所述第二介质的中心与所述芯片组件的中心同轴设置；所述第一介质的面积小于所述第一芯片的面积；所述第二介质的面积小于所述第二芯片的面积；所述第一介质、所述第二介质的设置位置分别与所述第一芯片、所述第二芯片的键合点的位置互不干涉。在一些优选实施例中，所述腔体结构内部充设有惰性气体，以与外界隔绝。在一些优选实施例中，所述金属框架的顶部到所述腔体结构的底部的距离大于所述芯片组件的顶部到所述腔体结构的底部的距离。在一些优选实施例中，所述金属框架的高度为h，h∈(1mm,3mm)。在一些优选实施例中，所述金属框架和所述封装盖板的材质均为金属。在一些优选实施例中，所述封装基板的底部四面设置有对外扇出的封装引脚；所述基于SiP技术的高可靠存储器采用CQFP进行封装。本专利技术公开的基于SiP技术的高可靠存储器，通过具有阶梯腔室结构的基板设置，可根据实际需求灵活设置芯片的堆叠层数，不同层芯片与基板的键合位置设置于腔体结构的台阶上；现有技术中公开的芯片封装通常键合于基板的同一平面，无高低之分，键合线跨距较大，散热差，通过本专利技术公开的存储器，通过层叠式设置，集成化程度高，散热空间大，同时可有效减少键合线的跨距，实现不同层高需求的芯片封装。本专利技术是一种能广泛应用于航空航天、兵器、船舶、汽车电子等领域中的高可靠存储器；采用该专利技术中的方案，能够在最小的体积内封装更多的存储单元，通过巧妙的芯片堆叠和共享键合指设计，除了封装更多的芯片之外，还可以根据不同的使用需求对芯片堆叠层数进行灵活配置。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：图1是本专利技术的一种具体实施例的左视示意图；图2是本专利技术中的第一扩展版本的一种具体实施例的左视示意图；图3是本专利技术中的第二扩展版本的一种具体实施例的左视示意图；图4是本专利技术的一种具体实施例的局部仰视示意图；图5是本专利技术的一种具体实施例的局部俯视示意图；图6是本专利技术的一种具体实施例的仰视示意图；图7是本专利技术的一种具体实施例的俯视示意图；图8是本专利技术中的芯片键合连接一种具体实施例的局部示意图。附图标记说明依次如下：1、第一芯片；2、第一介质；2`、第二介质；3、第二芯片，3`、裸芯片；4、共享键合指；5、独立键合指；6、键合线；7、封装基板；8、封装引脚，8a、封装引脚焊盘；9、金属框架；10、封装盖板；11、陶瓷台阶。具体实施方式为使本专利技术的实施例、技术方案和优点更加明显，下面将结合附图对本专利技术的技术方案进行清楚、完整的描述，显然，所述的实施例是本专利技术的一部分实施例，而不是全部实施例。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本专利技术的技术原理，并非旨在限制本专利技术的保护范围。本专利技术提供了一种基于SiP技术的高可靠存储器，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，封装基板的内部具有腔体结构，多组芯片组件沿着封装基板的纵向轴线间隔设置于腔体结构，每组芯片组件通过键合线和封装基板连接；金属框架设置于腔体结构的顶部；封装盖板可启闭地盖合于金属框架，以形成隔离保护层；通过金属框架与封闭盖板的设置，可在封闭基板中的最小体积内封装更多的存储芯片，可有效提高存储器模块的存储密度；多组芯片组件中相同层的多颗芯片可进行数据位宽扩展。腔体结构包括第一台阶和第二台阶，第一台阶和第二台阶从下向上呈上阶梯式设置；当芯片组件为单层裸芯片时，裸芯片分别通过键合线键合于腔体结构的底面和第一台阶；当芯片组件为两层裸芯片时，两层裸芯片之间通过第一介质隔离设置，低层的裸芯片通过第一组键合线键合连接于腔体结构底面和的第一台阶，第二层的裸芯片通过第二键合线键合连接于腔体结构的第一台阶和第二台阶。腔体结构的底面与第二台阶用于设置独立键合指，第一台阶用于设置共享键合指；通过本专利技术提供的基于SiP技术的高可靠存本文档来自技高网...

【技术保护点】
1.一种基于SiP技术的高可靠存储器，其特征在于，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，所述封装基板的内部具有腔体结构，多组所述芯片组件间隔设置于所述腔体结构，每组所述芯片组件通过键合线和所述封装基板连接；/n所述金属框架设置于所述腔体结构的顶部；所述封装盖板可启闭地盖合于所述金属框架，以形成隔离保护层。/n

【技术特征摘要】
1.一种基于SiP技术的高可靠存储器，其特征在于，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，所述封装基板的内部具有腔体结构，多组所述芯片组件间隔设置于所述腔体结构，每组所述芯片组件通过键合线和所述封装基板连接；
所述金属框架设置于所述腔体结构的顶部；所述封装盖板可启闭地盖合于所述金属框架，以形成隔离保护层。


2.根据权利要求1所述的基于SiP技术的高可靠存储器，其特征在于，所述芯片组件包括第一芯片和第二芯片，所述第二芯片通过第一介质隔离设置于所述第一芯片的顶部；
所述腔体结构包括第一台阶和第二台阶，所述第一台阶与所述第二台阶呈上阶梯式设置；
所述第一芯片设置于所述腔体结构的底面，所述第一芯片通过第一组键合线键合连接于所述腔体结构的底面设置的一级键合指、所述第一台阶的二级键合指；
所述第二芯片通过第二组键合线键合连接于所述第一台阶的二级键合指、所述第二台阶的三级键合指。


3.根据权利要求2所述的基于SiP技术的高可靠存储器，其特征在于，所述第一芯片和所述第二芯片地址和地址总线网络相同设置；
所述一级键合指为独立键合指；
所述二级键合指为共享键合指；
所述三级键合指为独立键合指。


4.根据权利要求3所述的基于SiP技术的高可靠存储器，其特征在于，所述第二芯片包括一层或多层裸芯片；
当所述裸芯片为多层时，相邻所述裸芯片之间通过第二介质隔离设置；多层所述裸芯片的...

【专利技术属性】
技术研发人员：李扬，
申请(专利权)人：北京奥肯思创新科技有限公司，
类型：发明
国别省市：北京;11