静态映射在统一存储器体系结构中的智能型媒体存储器制造技术

一种采用智能型媒体存储器的统一存储器体系结构提供解决子电计算机破除系统中的粒度与存储器带宽问题的改进方法。通过将总线接口集成在存储器芯片上而将专门设计的存储器芯片连接在系统的现有连接点上。该存储器芯片附加将在片数据密集型计算功能与动态随机存取存储器（ＤＲＡＭ）宏功能集成。公开了用于新的集成ＤＲＡＭ与逻辑芯片的两种系统连接点：第一种利用局部中央处理单元（ＣＰＵ）总线接口，而第二种利用主存储器总线与诸如外围部件互连（ＰＣＩ）总线等替换系统总线的组合。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及用于电子计算机系统等的存储器系统，而更具体地涉及用于图象与图形绘制以及高分辨率视频显示器中的屏面刷新操作的无粒度问题需要高带宽与灵活的帧缓冲器配置的计算机存储器系统的改进的方法与装置。最初的国际商用机器(IBM)个人计算机(PC)显示存储器包括保留的64千字节(64KB)随机存取存储器(RAM)地址空间，其中4KB用于基于单色字符的显示器适配器而16KB则用于可选用的彩色图形显示器适配器(CGA)。其余的所保留的地址空间旨在用于比原始单色与彩色图形显示器更高分辨率的显示器。这一存储器地址分配是基于对IBM PC中所使用的Intel 8088微处理器的16位内部体系结构可利用的一兆字节(1MB)编址的。为了提供向后兼容性，在以后的几代微处理器与操作系统中保留了这一“遗产”地址空间。第一种高分辨显示器为增强的图形适配器(EGA)显示器规范，此后为视频图形阵列(VGA)显示器规范。当今，PC正用在前所未有的高要求显示功能中，尤其是在多媒体应用与计算机辅助设计(CAD)及图形绘制应用中。多媒体应用包含采用移动图象专家组(MPEG)标准的全活动视频剪辑。CAD与图形绘制应用用于生成可以用来“可视”物理结构的三维(3D)视图，其中包括所模拟的走过该结构。这些所要求的显示功能需要越来越多的存储器分配，但简单地增加显示功能专用的存储器地址并不解决问题，而是实际上产生了新问题。首先，简单地使存储器中的数据到达生成所显示的图象的显示器适配器便存在着数据率或带宽问题。其次，某些对数据率问题提出的解决方案又产生了粒度问题。预期未来这些与其它显示问题会更糟。解决显示存储器问题的一种方法便是采用统一存储器体系结构(UMA)规范，其中将主存储器与帧缓冲器组合成一个单一的存储器系统。这一体系结构具有能通过灵活地共享主存储器与帧缓冲器的存储区而减少总存储器容量并能解决低档PC的粒度问题的优点。然而，在图形性能及分辨率需求提高时，UMA显示器系统已知具有性能问题。因此本专利技术的目的为提供解决电子计算机存储器系统中的粒度及存储器带宽问题的改进方法。本专利技术的另一目的为提供即使在更高的存储器带宽要求下也能降低功耗的改进方法。本专利技术的又一目的为提供带有多个帧缓冲器的灵活配置的改进的存储器系统。按照本专利技术，通过在计算机系统的现有连接点上附加专门设计的存储器芯片而无须附加硬接线控制提供改进的存储器系统控制方法，这是通过将总线接口集成在存储器芯片上而成为可能的。此外，存储器芯片将总线接口逻辑及芯片上数据密集型计算功能与动态RAM(DRAM)存储器宏集成在一起。公开了用于新集成的DRAM与逻辑芯片的两种系统连接点第一种利用局部中央处理单元(CPU)总线接口，而第二种利用主存储器总线与诸如外围部件互连(PCI)总线等替换系统总线的组合。从下面参照附图的本专利技术的较佳实施例的详细描述中，将更好地理解上述与其它目的、特征与优点，附图中附图说明图1为展示分离的帧缓冲器与主存储器系统的实例的方框图；图2为展示现有的UMA显示器系统的典型实现的方框图；图3为展示先有技术的存储器系统的方框图；图4为展示带有加速的图形端口的计算机系统的方框图；图5为展示带有用于帧缓冲器的Window RAM(窗口RAM)的计算机系统的方框图；图6为展示按照本专利技术的采用CPU直接连接的体系结构的方框图；图7为展示按照本专利技术的采用传统DRAM接口与PCI总线连接的体系结构的方框图；及图8为按照本专利技术的适用于如图6中所示的连接的较佳实施例的智能型媒体存储器的方框图。先有显示器体系结构为了更好地理解本专利技术，首先描述先有存储器系统及对上述显示器问题的解决方法的实例。现在参见附图，更具体地参见图1，其中示出了见于当前的个人计算机系统(PC)的VGA(视频图形阵列)之类的、使用专用的存储器系统作为帧缓冲器的电子计算机系统的实例。图的左侧示出个人计算机的有关硬件，而图的右侧示出对应的存储器地址空间。计算机系统包括用核心逻辑12连接到主存储器13(即RAM)与输入/输出(I/O)总线14上的中央处理单元(CPU)11。连接在I/O总线14上的有带帧缓冲器16的图形加速器15。图形加速器的输出进入诸如阴极射线管(CRT)等显示器(未示出)。在这一计算机体系结构中可看到，帧缓冲器地址空间是与主存储器的地址空间分开的。常规上，以不变的速率(称作屏幕刷新操作)将来自计算机的帧缓冲器16的输出作为阴极射线管(CRT)之类的屏幕上的图象显示。显示器图象由存储在帧缓冲器16中的象素的集合构成。对显示器的图象与图形绘制是通过由中央处理单元(CPU)11与图形加速器15修改包含在帧缓冲器中的象素信息执行的。提高显示器分辨率及彩色深度需要更大的帧缓冲器密度及用于屏幕刷新操作及图象与图形绘制的更高的数据率。数据率要求是通过使用单端口高速动态随机存取存储器(DRAM)或通过为采用双端口存储器体系结构型视频随机存取存储器(VRAM)的屏幕刷新操作使用附加的专用端口来满足的。如图1中所示的专用帧缓冲器存储器系统在不久的将来有可能存在问题。第一个问题是存储器粒度。构成帧缓冲器所需的存储器芯片数正在不断减少。当前，2兆字节(2MB)帧缓冲器能用单个的16兆位(16MB)DRAM实现。在使用64KB DRAM的下一代芯片中，单个DRAM芯片能包含超过作为帧缓冲器所需的存储器。因此，专用的帧缓冲器存储器系统将遭遇存储器粒度问题。第二，由于通常情况是帧缓冲器存储器只包含有限的存储器容量(只够一单个帧缓冲器)，除非利用附加的主存储器空间，便不能以灵活方式分配多个帧缓冲器与图象层组合。这种数据处理提高其在多媒体操作中的重要性。最近，将电子计算机系统的主存储器与帧缓冲器组合成单一存储器系统的统一存储器体系结构(UMA)正在引起极大注意。这是因为，通过灵活地共享主存储器与帧缓冲器的存储区而降低总存储器容量，并附加解决了帧缓冲器的粒度问题，尤其是对于只需要相对小的容量用于帧缓冲器的低档PC(当前1-2MB用于帧缓冲器及8-16MB用于主存储器)。典型的UMA系统示出在图2中。在这一体系结构中，将图形加速器包含在核心逻辑21中并且帧缓冲器存储器是主存储器地址空间的一部分。另一方面，当计算机系统开始需要更高图形性能及更高分辨率显示器时，已知UMA具有性能问题。这是因为即使所有存储器存取都通过同一单个存储器端口时，对包含帧缓冲器的存储器的存取也比其它存储器频繁得多。历史上，这一带宽要求已推动将帧缓冲器与主存储器分开。在不久的将来，预期UMA系统中的这一严重的带宽要求会变得更糟。例如，具有1200×1024象素的分辨率及每一象素24位的超级扩展图形阵列(SXGA)显示器仅仅对于一次屏幕刷新便需要300MB以上，而对于包含三维(3D)图形与移动图象的操作的同时存储器存取需要一千兆字节(1GB)以上。注意到这一存储器带宽要求是沿存储器空间不对称分布的是重要的。换言之，存储器带宽需求只是对于涉及屏幕操作的特定存储器地址空间，而对于存储普通程序与数据的其它存储器地址空间，带宽需求则不这样严峻。此外，由于诸如CPU、图形加速器等多个资源的同时存储器存取，来自总线仲裁导致的开销进一步加剧了UMA中的存储器带宽问题。图3示出了类似于颁给本文档来自技高网...

【技术保护点】
一种实现统一的存储器体系结构（ＵＭＡ）的计算机系统，其中主存储器与显示系统的帧缓冲器是组合成单一存储器系统的，所述计算机系统包括： 一个中央处理单元（ＣＰＵ），用于计算机系统的通用数据处理功能； 一条输入／输出（Ｉ／Ｏ）总线； 扩展的主存储器； 用局部ＣＰＵ总线接口连接在ＣＰＵ上并提供对Ｉ／Ｏ总线与主存储器的接口的核心逻辑；以及 实现具有集成的总线接口电路、在片数据密集型计算功能及以多存储体体系结构配置用于减少等待时间及改进数据带宽的帧缓冲器存储器的智能型媒体存储器体系结构的集成的显示器芯片，所述帧缓冲器存储器按照统一存储器体系结构（ＵＭＡ）与主存储器共享存储器地址空间，所述集成显示器芯片提供显示输出。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：片山泰尚，SV科索诺基，宗藤诚治，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]