用于处理器系统的一线通用异步收发信机技术方案

揭示了一种适应在使用一线通信协议的至少一个一线网络上通信的处理器系统。在处理器系统起网络主装置作用的本发明专利技术实施例中，该系统包括主ＵＡＲＴ，它被特别配置成根据一线协议控制这种网络上的通信。在处理器通过两个一线网络通信的本发明专利技术实施例中，处理器系统包括起副装置作用的第一ＵＡＲＴ和起主装置作用的第二ＵＡＲＴ。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及与微处理器相关的电路。比较具体地说，本申请涉及与微处理器一起工作的通用异步收发信机(UART)。本专利技术的UART实施例体现了达拉斯(Dallas)半导体有限公司开发的一线总线(one-wire bus)技术和协议。还有，本专利技术包括与微处理器一起工作的一线UART设计，该设计在诸如加锁机构等入口控制系统中使用。可使加锁机构联网。相关领域的描述许多基于微处理器的电路必须通过数据总线与其它电子装置通信。在许多情况下，用通用异步收发信机(UART)使微处理器接收和发送与其它装置来往的数据。UART将来自一种类型数据线的并行或串行数据翻译成微处理器可以理解的数据格式。总线和微处理器可以不同的时钟速率或通过不同的协议运行。UART可用单时钟或双时钟进行接收和发送，并且能够用异步或同步模式进行数据接收/发送。各家公司生产用于并行总线和多线串行总线(例如，RS232和I2C总线)的UART。到目前为止，没有一种UART能够在单线总线上工作。特别是，需要一种能与微处理器和一线总线一起工作的UART。
技术实现思路
本专利技术是一种处理器系统，该系统包括适应在一线总线上工作的UART。UART可以是一线总线上的主装置或副装置。如果UART是副装置，它应该包含独一标识符，以便将UART与连接至一线总线的其它装置区别开。另外，本专利技术可以包括一块集成电路，该集成电路至少包括微处理器和一个或多个UART，其中至少一个UART是适应在一线或单线数据总线或网络上通信的UART。附图概述参照形成本说明书一部分的附图，考虑以下描述和权利要求书，将更清楚本专利技术的其它目的、特征和特点、结构中相关元件的工作方式和功能，以及部件的组合和制造的经济。附图中附图说明图1是一方框图，示出了一线处理器系统的第一实施例；图2是一时序图，它依照一线通信协议详细画出了各种信息的时段；图3是一方框图，示出了一线处理器系统和第二实施例。较佳实施例的详细描述本专利技术的实施例是一种包括“一线”输入/输出(I/O)电路的通用异步收发信机(UART)。一线I/O电路可以取两种形式。UART可以是主一线UART(“主UART”)或副一线UART(“副UART”)。主或副一线UART设计成与微处理器一起工作。因此，微处理器可以通过示例的一线UART沿一线数据总线以双向方式进行通信。微处理器可以与一个或多个单线UART一起工作，其中UART可以是主UART，也可以是副UART。参见图1，最好将主UART和/或副UART的组合连同微处理器合并成一块集成电路或一个处理器系统，但应该理解，同一集成电路中包含不止一个一线主UART，那么每个主UART最好在分立的一线网络上通信。普通的UART可以在同一时刻发送和接收，所以允许微处理器通过单个UART以同时双向方式进行通信。在本专利技术的实施例中，一线UART不能同时发送和接收。另外，副UART不起动通信。副UART根据一线网络主电路告诉它要做的事作出反应。另外，副UART最好具有一个在一线总线上使用的独一标识符(ID)。主UART是控制器，所以它是其一线总线的主机。主UART负责询问与该一线总线相连的副电路。一线总线应该只有一个主机。1995年8月4日的“达拉斯半导体DS87C900锁处理器系统”说明书讨论了本专利技术的许多方面，特此按参考资料引入参照图1，该图示出了由处理器系统100构成的一线系统，处理器系统100通过线路10与标识符(ID)源200耦连。依照通过线路20与网络主装置300通信的一线通信协议，ID源200是副装置。尽管图1示出一个与线路10相连的ID源，但应该理解，线路10可以与多个ID源200或一线网络系统中起副装置作用的其它装置相连。处理器系统10与线路20相连。同样，在某些方面与处理器系统100相似多个处理器，或者起一线副装置作用的其它装置可以与线路20相连，其中对与线路20相连的每个锁处理器系统100或副装置来说，网络主装置300将起主机的作用。在图1中，ID源200由电子密钥210和密钥检测器220组成。电子密钥210是副装置。另外，电子密钥210包括永久存储着独一ID的ID 230。根据达拉斯半导体有限公司的一线网络协议，每个副装置包括其本身的独一ID，以使一线通信协议容易执行。示例的处理器系统100包括一个通过线路10与ID源200相连的主UART110。主UART 110通过一线网络起动通信并加以控制，在本实施例中，一线网络包括线路10和ID源200。具体地说，主UART 110和ID源200依照一线协议通过线路10通信，从而形成一线网络。该具体的网络包括ID源200、主UART 11和线路10。但如前所述，可以将其它ID源或副装置与线路10相连，形成更大的网络。处理器系统100还包括CPU或微处理器电路400。主UART 110通过总线30与CPU 400电气连接。尽管图1描绘的实施例示出将主UART 110和CPU 400两者集成到一块集成电路(即处理器系统100)中，但与主UART 100一样，CPU400可以是独立的集成电路。另外，主UART 100至少可以是CPU 400上的一个端口引脚，其功能在CPU400内获得。但是，在图1的实施例中，所涉及主UART110和CPU 400是在单块硅器件上形成的实际电路。CPU 400与主UART 110通信，从而通过线路10与ID源200来往发送和接收信号。主UART 110可以通过各种类型的锁存器与CPU 400通信。另外，可以用循环缓存器(未示出)锁存主UART 110和CPU 400之间的数据。如前所述，并且在本专利技术的另一个实施例中，可以在CPU 400内实现主UART110的功能，其中CPU 400直接与连接图1之线路10的输出端相连。在一实施例中，CPU 400可以完成将数据发出端口的所有必要的处理。该实施例的优点是需要较少的部件。前一实施例(即，包括构成主UART 110的独立电路的实施例)的优点是起主UART 110作用的独一电路减少了数据管理所需的CPU 400处理时间量，从而可使CPU 400完成其它任务。例如，在CPU 400用软件和标准端口引脚模仿主UART 110的实施例中，CPU 400必须完成通常由UART完成的所有任务，包括为以下用途建立合适的位模式信号交换，将合适的信号发送适当的持续时间，就网络上的装置作出响应等待一段时间，以及读取响应。示例的处理器系统100还包括副UART 120。副UART 120通过线路20与网络主装置300相连。副UART 120包括用于存储独一ID的ID 130。因此，根据一线协议，网络主装置300使用该独一ID 130，以便通过线路20通信。在有多个处理器100尤其有多个副UART 120与线路20相连的实施例中，网络主装置300根据一线通信协议利用每个副装置的独一ID进行控制和直接通信。继续参照图1，处理器系统100还包括状态寄存器140(1)和状态寄存器140(2)。状态寄存器140(1)和状态寄存器140(2)连接在副UART 120和CPU 400之间。具体地说，状态寄存器140(1)通过线路40与CPU 400相连，并通过线路45与副UART 120相连，而状态寄存器本文档来自技高网...

【技术保护点】
一种能在一线网络上通信的处理器系统，其特征在于，包括：微处理器，第一通用异步收发信机（ＵＡＲＴ），它与所述微处理器相连，所述第一ＵＡＲＴ适应第一单线总线上的通信。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：安德斯库里格，温德尔L利特尔，马修K艾德姆斯，
申请(专利权)人：达拉斯半导体有限公司，
类型：发明
国别省市：US[美国]