用于在处理器之间传送通用控制信息的方法和装置制造方法及图纸

在数字处理器之间以串行流的形式传输通用控制信息。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
通用输入/输出(GPIO)是可被用于提供数字处理器之间多种控制功能的信号。例如，GPIO可被用于在处理器之间传送中断。使用GPIO也可执行许多其他的处理器间的控制功能。通常，单个的GPIO包含单比特信息，尽管也可使用多比特GPIO。在过去，处理器上提供专用终端(例如，处理器封装上的引线，承载处理器的管芯上的接合焊盘等等)以用于GPIO到其他处理器的通信。然后，和特定GPIO相关联的专用终端通过专用信号线被连接到另一个处理器上相应的终端。然而，随着处理器间GPIO的数目的增长，专用终端和专用信号线的使用变得难于实现且成本高昂。附图说明图1是图示了根据本专利技术实施例的多处理器系统的方框图。图2是图示了根据本专利技术实施例的和数字处理器一同使用的接口的方框图。图3是图示了根据本专利技术实施例的多处理器系统的一部分的方框图。图4是图示了根据本专利技术另一个实施例的多处理器系统的一部分的方框图。图5是图示了根据本专利技术实施例的通用控制信息在双向传输媒质上传送的时序图。具体实施例方式在下面的详细描述中，附图的引用通过图示的方式展示了可实践本专利技术的特定的实施例。这些实施例描述得足够详细，以使本领域的技术人员能够实践本专利技术。应该理解，本专利技术的各个实施例尽管是不同的，但是却不必是互斥的。例如，这里所描述的和一个实施例相关的特定的特征、结构或特性可实现在其他的实施例中而不脱离本专利技术的精神和范围。此外，还应理解，所公开的实施例中的各个元件的位置或排列是可更改的而不脱离本专利技术的精神和范围。因此，下面的详细描述不能从限制的意义上来理解，而且本专利技术的范围只由所附的权利要求限定，并且应和权利要求所定义的等同物的所有范围一起适当的解释。在所有视图中，相似的数字指代同样的或相似的功能模块。图1是图示了根据本专利技术实施例的多处理器系统10的方框图。如图所示，多处理器系统10包括第一处理器12、第二处理器14以及耦合第一处理器12和第二处理器14的双向传输媒质16。第一处理器12和第二处理器14可包括任何形式的数字处理器，例如包括，通用微处理器、数字信号处理器、精简指令集计算机(RISC)处理器、复杂指令集计算机(CISC)处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、应用处理器、微控制器和/或其他。也可用混合数字/模拟处理器。第一处理器12和第二处理器14可单独封装或者整个多处理器系统10可实现在通用封装内。在至少一种方法中，第一处理器12和第二处理器14以及双向传输媒质16都实现在通用管芯上。双向传输媒质16可操作以提供第一处理器12和第二处理器14之间的通信。如下面将要更详细的描述的，双向传输媒质16可用于提供处理器12和处理器14之间通用控制信息(例如，GPIO等)的串行通信。此外，双向传输媒质16也可用于提供处理器12和处理器14之间用户数据的串行通信(尽管在至少一个实施例中，提供了用于处理器12和处理器14之间用户数据通信的其他方式)。在图示的实施例中，处理器12和处理器14可包括用于支持双向传输媒质16上通信的相应的接口18和20。尽管只有两个处理器被示于图1中，但是应该意识到，本专利技术的原则也同样适用于具有三个或更多的互连处理器的系统。双向传输媒质16可包括能够在处理器12和处理器14之间双向传送数字信息的任何形式的传输媒质。在至少一种方法中，双向传输媒质16包括两个独立的单向传输结构；一个用于提供从第一处理器12向第二处理器14传送信息，另一个用于提供从第二处理器14向第一处理器12传送信息。例如，这些单向传输结构可包括一条或多条传导信号线。其他形式的双向传输媒质也可替代的被使用。例如，可使用在单一结构上允许双向通信的媒质。同样的，也可使用光或无线媒质。如果只需要单向通信，则双向传输媒质16可被单向传输媒质替代。图2是图示了根据本专利技术实施例的用在数字处理器中的接口30的方框图。如图所示，接口30包括输出控制寄存器32和接口控制器34。输出控制寄存器32可操作以为相应的数字处理器存储通用控制信息。通用控制信息包括可用于提供另一个数字处理器中的一个或多个控制功能的信息(例如，GPIO，请求或确认关闭电源，等等)。输出控制寄存器32尽管图示为单个元件，但是实际可包含可操作以耦合在一起的多个寄存器。在图示实施例中，输出控制寄存器32包括多个能够存储单比特数字控制信息的可寻址存储单元36、38、40。输出控制寄存器32内的存储单元的数目一般取决于需要传送至另一个处理器的控制信息的数量和类型。输出控制寄存器32尽管图示为包括单比特存储单元，但是实际可替代的(或附加的)包括多比特可寻址存储单元。存储在输出控制寄存器32的存储单元中的数据项(例如，单比特或多比特字)可被相应的处理器中的其他功能模块(例如，处理器中的主控制单元等等)个别修改。应该意识到，当希望对另一个处理器作出相应的控制动作或指示时，可修改输出控制寄存器32中的控制信息。例如，在一个实现中，接口30实现在与多媒体处理器通信的无线基带处理器中。在这样的实现中，存储在输出控制寄存器32的存储单元36中的数据比特b1可操作以向多媒体处理器指示基带处理器中的无线接收功能当前是否被激活。从而，当无线接收功能当前被激活时，存储在存储单元36中的比特值可被修改，例如从逻辑0到逻辑1。以这种方式可修改任意数量的不同控制比特或控制字。控制器34可操作以响应于存储在输出控制寄存器32中的至少1比特的值的变化，以串行流的形式传输存储在输出控制寄存器32中的通用控制信息至另一个处理器。例如，在图示实施例中，如果存储在输出控制寄存器32的存储单元36中的值从逻辑0变为逻辑1，则控制器34将输出控制寄存器32的内容以串行流的形式传输至耦合本地处理器到其他处理器的传输媒质42。然后，其他处理器接收串行流，并适当的存储相应的控制信息至其中的输入控制寄存器中。其他处理器的输入控制寄存器中的存储单元可具有其他处理器中预定的控制目的。由于通用控制信息是串行传输的，所以在相应的处理器上不必提供专用终端以传送控制信息的比特。同样的，也不必提供专用信号线以传送比特。在一种方法中，首先传送存储在输出控制寄存器32中的控制信息的最低有效位至其他处理器。上文所描述的控制器功能尽管图示为相应处理器的接口部分(即，接口30)的一部分，但是实际可替代实现在处理器的另一部分中(例如，在主控制单元内等等)。在图示实施例中，耦合本地处理器到其他处理器的传输媒质42包括一条或多条传导信号线(p≥1)。信号线可以多种方式中的任何一种实现，包括例如用刻蚀线、微带线、带状线、共面波导、分立线、带状电缆、屏蔽电缆(例如，同轴电缆等等)、总线结构、微分线和/或其他。对已封装的处理器，单个的连接节点44(例如，引线、管脚、焊接凸块、陶瓷柱、接合焊盘等等)可被包括在处理器的封装上以提供到信号线的连接。也可替代的使用其他形式的传输媒质，例如包括光或无线媒质(这种情况下相应的辐射元件或转换元件可在处理器内部实现)。这里所使用的术语“串行流”不限于单一的单比特流。例如，在传输媒质42包括多条信号线的实施例中，串行流可包括在多个连续的时刻内一次传输多个比特(例如，每条线一个比特)的流。这样的配置的特征可以是多比特符号的串行流。类似的本文档来自技高网...

【技术保护点】
一种数字处理器，包括：用于存储输出控制信息的输出寄存器；以及控制器，被编程以响应于所述输出寄存器中所述输出控制信息的至少１比特值的改变，以串行流的形式传输所述输出控制信息至另一数字处理器。

【技术特征摘要】
【国外来华专利技术】US 2002-8-21 10/225,3291.一种数字处理器，包括用于存储输出控制信息的输出寄存器；以及控制器，被编程以响应于所述输出寄存器中所述输出控制信息的至少1比特值的改变，以串行流的形式传输所述输出控制信息至另一数字处理器。2.如权利要求1所述的数字处理器，包括用于容纳所述数字处理器的封装，所述封装包括至少一个连接节点，所述连接节点用于连接所述数字处理器至一条或多条信号线以传递所述输出控制信息的串行流至所述另一数字处理器。3.如权利要求1所述的数字处理器，包括用于存储输入控制信息的输入寄存器，其中，所述控制器被编程以向所述输入寄存器传送以串行流的形式从所述另一数字处理器接收到的输入控制信息。4.如权利要求3所述的数字处理器，包括用于容纳所述数字处理器的封装，所述封装包括至少一个连接节点，所述连接节点用于连接所述数字处理器至一条或多条信号线，所述信号线传递所述输入控制信息的串行流至所述数字处理器。5.如权利要求1所述的数字处理器，其中所述控制器被编程以通过第一传输结构传输所述输出控制信息至所述另一数字处理器，其中所述控制器还被编程以通过所述第一传输结构以串行流的形式传输用户数据至所述另一数字处理器。6.如权利要求5所述的数字处理器，其中所述控制器被编程以赋予所述输出控制信息相比于所述用户数据的传输优先权。7.如权利要求1所述的数字处理器，其中所述寄存器和所述控制器是所述数字处理器的接口部分的一部分。8.如权利要求1所述的数字处理器，其中所述输出控制信息包括输出控制比特以在所述另一数字处理器内执行预定的控制功能。9.一种用于在数字处理器之间传送信息的方法，包括在第一处理器内的寄存器中存储控制信息；以及响应于所述寄存器中所述控制信息的至少1比特值的改变，以串行流的形式传输所述控制信息至第二处理器。10.如权利要求9所述的方法，其中所述传输所述控制信息的步骤包括通过第一传输媒质传输所述控制信息，所述方法还包括通过所述第一传输媒质以串行流的形式传输用户数据至所述第二处理器。11.如权利要求10所述的方法，包括赋予所述控制信息相比于所述用户数据的传输优先权。12.如权利要求9所述的方法，其中所述传输所述控制信息至第二处理器的步骤包括感知用于指示所述寄存器内的所述控制信息的一个比特的值发生变化的中断，并响应于所述中断传输所述控制信息。13.如权利要求9所述的方法，其中所述传输所述控制信息的步骤包括通过包含至少一条传导信号线的传输媒质传输所述控制信息。14.如权利要求9所述的方法，包括在所述第二处理器中接收所述控制信息的串行流；以及在所述第二处理器内的输入寄存器中存储所述...

【专利技术属性】
技术研发人员：斯科特格伦，尼古拉斯科胡特，布雷恩米尔斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]