多处理器计算机系统中的读取操作技术方案

公开了一种改进与多处理器计算机系统中的读取操作有关的存储器等待时间的方法。在从系统存储器把值（数据或指令）载入至少两个高速缓存之后，把这些高速缓存标记为含有该值的共享、未修改副本的高速缓存，当请求处理单元发布指示它想要读取该值的消息时，这些高速缓存中的指定高速缓存传送指示该指定高速缓存可提供该值的响应。传送该响应，以响应从与该请求处理单元相连的互连窥探消息的高速缓存。该响应由系统逻辑电路检测，并从系统逻辑电路转发给请求处理单元。随后该高速缓存提供该值至与请求处理单元相连的互连。系统存储器检测该消息，并且通常会提供该值，但是该响应通知存储设备，该值将由该高速缓存提供。由于高速缓存等待时间可远小于存储器等待时间，因此利用这种新协议可显著改善读取性能。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及计算机系统，更具体地说，涉及一种在对称的多处理器计算机系统中执行存储器读取操作的方法。附图说明图1中表示了常规的多处理器计算机系统10的基本结构。计算机系统10具有与各种外部设备相连的几个处理单元，图中表示了其中的两个处理单元12a、12b，外部设备包括输入/输出(I/O)设备14(例如显示器，键盘，图形指示器(鼠标)，及永久性存储设备(硬盘))，由处理单元使用以执行程序指令的存储设备16(例如随机存取存储器，即RAM)，及固件18，固件18的主要用途是每次打开计算机时，从外围设备之一(通常是永久性存储设备)找出并加载操作系统。处理单元12a及12b通过各种装置(包括通用互连或总线20，或者直接存储器访问通道(图中未表示))与外围设备通信。计算机系统10可具有许多图中未表示出的附加组件，例如用于连接，例如调制解调器或打印机的串行端口和并行端口。本领域的技术人员将认识到还存在可和图1的方框图中所示的那些组件一起使用的其它组件；例如，显示适配器可用于控制视频显示器，存储控制器可用于访问存储器16等等。计算机还可具有两个以上的处理单元。在对称性多处理器(SMP)计算机中本文档来自技高网...

【技术保护点】
一种改进存储器等待时间的方法，所述存储器等待时间与由多处理器计算机系统中的请求处理单元发出的读取操作相关，所述计算机系统包括多个处理单元，每个处理单元具有一个相关高速缓存，所述方法包括下述步骤： 从存储设备的地址中把值载入至少第一及第二高速缓存中； 把所述第一及第二高速缓存标记为含有所述值的共享的、未修改副本的高速缓存； 从请求处理单元发出一个消息，该消息指示所述请求处理单元想要从所述存储设备的所述地址中读取所述值；及 从所述第一及第二高速缓存中的指定高速缓存传送指示所述指定高速缓存可提供（ｓｏｕｒｃｅ）所述值的响应。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：莱维库马艾里米利，约翰史蒂文多德森，约翰迈克尔凯瑟，杰丽顿路易斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]