附加寄存器减少超高速缓存再充填期间的CPU空闲周期制造技术

一种包含ＣＰＵ的电子电路，具有： －用于接收信息项的输入端（１１０）； －用于处理信息项的执行单元（１１２）； －在输入端与执行单元之间的高速缓存（１１４或１１６）； －在输入端与执行单元之间及用于存储该项的缓冲器（１２６或１２２）；以及 －连接在缓冲器上用于控制将项存储在缓冲器中并在基本上接近完成高速缓存再充填时将该项供给执行单元的缓冲器控制器。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及包括带有高速缓存的CPU的电子电路。本专利技术还涉及供给诸如数据或指令等信息项给CPU的执行单元的方法。CPU通常具有布置在执行单元的数据与指令输入端与连接在主存的端口之间的一个或多个高速缓冲存储器。该高速缓存补偿CPU中的处理与从主存取数据与指令之间的速度差。该高速缓存的成功操作取决于定域性原理程序对存储器的引用在时间上及逻辑空间中有群集的趋势。时间群集是指在特定的时段内多次引用相同的地址的趋向而言。空间群集是指从逻辑上接连的存储器地址取数据或指令的趋向而言。将主存中的数据与指令以逻辑上连接的地址的块映射到高速缓存中。下面，在本文中用“信息项”来指数据或指令。当CPU请求其高速缓存中不存在的信息项时出现读不命中。这时高速缓存必须从主存或二级高速缓存中检索适当的块并存储它。在这一高速缓存的再充填期间，执行单元是停的。正在使用各种技术来减少由于高速缓存的再充填而导致的执行单元必须空闲的时钟周期数。例如，欧洲专利申请0543487A1讨论早期重新启动技术。只要所请求的项目从主存一到达，便将其发送到执行单元而不等待整个块写到高速缓存的完成。这一早重新启动的改进是无顺序取本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：S·斯莫维奇，B·埃尔特曼，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：