【技术实现步骤摘要】
本专利技术涉及寄存器装置,特别涉及边进边出寄存器队列装置及其方法。当今的微处理器在寄存器堆设计方法及结构上,以及在网络和数据总线的通讯上通常采取了同步或异步的寄存器堆结构和设计方案。寄存器堆结构是计算机体系结构中常用的数据结构,主要运用于两种不同的体系间的数据传输,通常情况下,对异步寄存器堆结构采取了缓存的方式,在该方式下,两种不同的时序部件之间的数据传送,需要使用双倍的时间,而在异步寄存器堆结构中由于高速处理的需要,业界同仁均在追求一种边进边出的寄存器堆设计,这种边进边出的寄存器堆设计可以有效地解决数据传输的效率,增加数据频宽。然而解决边进边出寄存器堆异步传输一直是业界的难题,通常的解决办法一是将异步变为同步的模式进行处理,使得不同的部件之间的数据传送以通讯规范的方法加以解决,本方法的问题是增加了电路的同步设计,增加了同步电路设计的复杂度。另一种方法是将先进先出的寄存器堆以请求应答方式按缓冲器操作进行数据传输,由此降低了数据传送的效率。一般而言,传统的先进先出寄存器队列装置(FIFO)可分为两个部分一部分是寄存器堆,另一部分是数据输入输出计数器。寄存器堆用 ...
【技术保护点】
一种边进边出寄存器队列装置,包括一个寄存器堆,其特征在于还包括: 一个输入计数器,对输入寄存器堆的数据个数进行计数,并能控制输入数据进入寄存器堆的哪个寄存器中; 一个输出计数器,对输出寄存器堆的数据个数进行计数,并能控制输出数据从寄存器堆的哪个寄存器输出; 一个输出标识产生装置,能对寄存器堆的状态进行判断,并产生指示寄存器堆是“满”或“空”的信号。
【技术特征摘要】
【专利技术属性】
技术研发人员:华钧,刘大力,
申请(专利权)人:北京多思科技工业园股份有限公司,
类型:发明
国别省市:11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。