一种高速动态比较器制造技术

一种高速动态比较器，属于模拟电路技术领域。本发明专利技术相比传统结构增加了第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第七PMOS管、第八PMOS管来提升比较速度，利用第七PMOS管、第八PMOS管、第十一NMOS管和第十二NMOS管产生额外的电流对第一NMOS管的漏极、第二NMOS管的漏极进行放电，使得比较器的正反馈环路可以快速开始工作，从而有效提升比较器的量化速度；通过第三NMOS管的漏极电压、第四NMOS管的漏极电压在比较器预放大阶段下降的速度不同，使对第一NMOS管的漏极电流和第二NMOS管的漏极电流放电的额外电流不同，从而改善了因为比较器再生阶段提前开始而带来的噪声增大的问题，使得本发明专利技术能够兼顾比较器的速度和噪声性能。

【技术实现步骤摘要】
一种高速动态比较器
本专利技术属于动态比较器和数据转换器领域，涉及一种两级动态比较器，尤其适用于高速模数转换器中，用于比较模拟输入信号并将比较结果输入到控制逻辑中。
技术介绍
比较器的功能是比较两个模拟信号的大小，并将比较结果以“1”或者“0”的方式输出，因此比较器广泛应用于各种模数转换器，比如逐次逼近型模数转换器、流水线型模数转换器或者快闪型模数转换器。传统的比较器包括静态比较器和动态比较器，基本都采用轨到轨输入输出的静态放大器结构，具有精度较高的特点，缺点是功耗比较大。动态比较器因采用全动态结构因此不具有静态功耗，动态比较器广泛应用于各类模数转换器的应用中，但是精度和速度是动态比较器设计的重中之重。比较器作为模数转换器的核心模块，其速度和精度直接影响模数转换器的量化速度和噪声特性，尤其在逐次逼近型模数转换器中更加明显。但是比较器的速度和噪声特性往往两者不可得兼，因此如何在满足一定的噪声要求的前提下有效提升比较速度或者在满足一定比较速度的前提下有效减小比较器的噪声成为比较器设计的最重要的部分。
技术实现思路
振荡传统比较器设计中存在的速度和噪声难以平衡的不足之处，本专利技术提出一种两级动态比较器，在传统动态比较器的基础上，通过引入的第十一NMOS管和第十二NMOS管的漏极电流加快了第一节点X和第二节点Y的电压下降速度以及第三节点DIN和第四节点DIP的电压下降速度，从而了加快比较器的量化速度；另外本专利技术通过增加比较器输入级的增益，达到了改善比较器噪声的效果，从而兼顾了比较器的速度和噪声性能。本专利技术的技术方案为：一种高速动态比较器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，第一NMOS管的栅极作为高速动态比较器的第一输入端，其漏极作为第一节点并连接第三NMOS管的源极；第二NOMS管的栅极作为高速动态比较器的第二输入端，其漏极作为第二节点并连接第四NMOS管的源极；第三PMOS管的栅极作为第三节点并连接第一PMOS管的漏极和第三NMOS管的漏极，其漏极连接第七NMOS管的漏极和第五PMOS管的源极；第四PMOS管的栅极作为第四节点并连接第二PMOS管的漏极和第四NMOS管的漏极，其漏极连接第八NMOS管的漏极和第六PMOS管的源极；第五PMOS管的漏极连接第五NMOS管的漏极、第十NMOS管的漏极、第六NMOS管的栅极和第六PMOS管的栅极并作为高速动态比较器的第一输出端，其栅极连接第五NMOS管的栅极、第六PMOS管的漏极、第六NMOS管的漏极和第九NMOS管的漏极并作为高速动态比较器的第二输出端；第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的栅极均连接第一时钟信号，第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的栅极均连接第二时钟信号，所述第一时钟信号和所述第二时钟信号互为反相；第一NMOS管、第二NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的源极均接地，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接电源电压；所述高速动态比较器还包括第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第七PMOS管和第八PMOS管，第七PMOS管的栅极连接所述第三节点，其漏极连接第十一NMOS管的栅极和第十三NMOS管的漏极；第八PMOS管的栅极连接所述第四节点，其漏极连接第十二NMOS管的栅极和第十五NMOS管的漏极；第十一NMOS管的漏极连接所述第一节点，其源极连接第十二NMOS管的源极和第十四NMOS管的漏极，第十二NMOS管的漏极连接所述第二节点；第十三NMOS管和第十五NMOS管的栅极连接所述第二时钟信号，第十四NMOS管的栅极连接所述第一时钟信号；第十三NMOS管、第十四NMOS管和第十五NMOS管的源极均接地，第七PMOS管和第八PMOS管的源极均连接电源电压。本专利技术的工作原理为：本专利技术通过第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4使第三节点DIN和第四节点DIP的电压由电源电压VDD下降至零，从而控制第七PMOS管MP7、第八PMOS管MP8使第五节点DP和第六节点DN由零上升至电源电压VDD，进而通过第十一NMOS管、第十二NMOS管的漏极电流加快第一节点X和第二节点Y的电压下降速度以及第三节点DIN和第四节点DIP的电压下降速度，使第三PMOS管、第四PMOS管可以更早地开始工作，从而加快比较器的量化速度。同时由于第三节点DIN和第四节点DIP电压的下降速度不同，第七PMOS管MP7、第八PMOS管MP8对第五节点DP和第六节点DN的充电速度不同，第十一NMOS管、第十二NMOS管对第一节点X和第二节点Y的放电速度也不同，相当于增加了比较器输入级的增益，从而改善了比较器的噪声。本专利技术的有益效果为：本专利技术兼顾了比较器的速度和噪声性能，通过增加第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第七PMOS管MP7和第八PMOS管MP8既加快了比较器的速度，有减小了比较器的噪声；另外本专利技术增加的结构简单且与传统比较器适应性较好，适合应用于高速、中精度的模数转换器中，同时不会引入非常大的回踢噪声，能够显著提升流水线-逐次逼近型模数转换器的比较器性能。附图说明下面的附图有助于更好地理解下述对本专利技术不同实施例的描述，这些附图示意性地示出了本专利技术一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本专利技术的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。图1是传统两级动态比较器的结构示意图。图2是本专利技术提出的一种高速动态比较器的结构示意图。具体实施方式为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术进行详细地说明。需要说明的是，在本专利技术中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者这些实体或操作之间存在任何这种实际的关系或者顺序。如图1所示是传统两级动态比较器的结构示意图，本专利技术所设计的比较器在此基础上引入了能够提升速度的结构，结合图1和2来看，比较器的基础结构包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第一PMOS管MP1、第二PM本文档来自技高网...

【技术保护点】
1.一种高速动态比较器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，/n第一NMOS管的栅极作为高速动态比较器的第一输入端，其漏极作为第一节点并连接第三NMOS管的源极；/n第二NOMS管的栅极作为高速动态比较器的第二输入端，其漏极作为第二节点并连接第四NMOS管的源极；/n第三PMOS管的栅极作为第三节点并连接第一PMOS管的漏极和第三NMOS管的漏极，其漏极连接第七NMOS管的漏极和第五PMOS管的源极；/n第四PMOS管的栅极作为第四节点并连接第二PMOS管的漏极和第四NMOS管的漏极，其漏极连接第八NMOS管的漏极和第六PMOS管的源极；/n第五PMOS管的漏极连接第五NMOS管的漏极、第十NMOS管的漏极、第六NMOS管的栅极和第六PMOS管的栅极并作为高速动态比较器的第一输出端，其栅极连接第五NMOS管的栅极、第六PMOS管的漏极、第六NMOS管的漏极和第九NMOS管的漏极并作为高速动态比较器的第二输出端；/n第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的栅极均连接第一时钟信号，第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的栅极均连接第二时钟信号，所述第一时钟信号和所述第二时钟信号互为反相；/n第一NMOS管、第二NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管的源极均接地，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管的源极均连接电源电压；/n其特征在于，所述高速动态比较器还包括第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第七PMOS管和第八PMOS管，/n第七PMOS管的栅极连接所述第三节点，其漏极连接第十一NMOS管的栅极和第十三NMOS管的漏极；/n第八PMOS管的栅极连接所述第四节点，其漏极连接第十二NMOS管的栅极和第十五NMOS管的漏极；/n第十一NMOS管的漏极连接所述第一节点，其源极连接第十二NMOS管的源极和第十四NMOS管的漏极，第十二NMOS管的漏极连接所述第二节点；/n第十三NMOS管和第十五NMOS管的栅极连接所述第二时钟信号，第十四NMOS管的栅极连接所述第一时钟信号；第十三NMOS管、第十四NMOS管和第十五NMOS管的源极均接地，第七PMOS管和第八PMOS管的源极均连接电源电压。/n...

【技术特征摘要】
1.一种高速动态比较器，包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，
第一NMOS管的栅极作为高速动态比较器的第一输入端，其漏极作为第一节点并连接第三NMOS管的源极；
第二NOMS管的栅极作为高速动态比较器的第二输入端，其漏极作为第二节点并连接第四NMOS管的源极；
第三PMOS管的栅极作为第三节点并连接第一PMOS管的漏极和第三NMOS管的漏极，其漏极连接第七NMOS管的漏极和第五PMOS管的源极；
第四PMOS管的栅极作为第四节点并连接第二PMOS管的漏极和第四NMOS管的漏极，其漏极连接第八NMOS管的漏极和第六PMOS管的源极；
第五PMOS管的漏极连接第五NMOS管的漏极、第十NMOS管的漏极、第六NMOS管的栅极和第六PMOS管的栅极并作为高速动态比较器的第一输出端，其栅极连接第五NMOS管的栅极、第六PMOS管的漏极、第六NMOS管的漏极和第九NMOS管的漏极并作为高速动态比较器的第二输出端；
第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的...

【专利技术属性】
技术研发人员：唐鹤，仲卓群，熊兴，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51