用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺制造技术

本公开涉及用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺。提供了一种形成半导体器件结构的方法。该方法包括在衬底上方形成抗蚀剂结构。抗蚀剂结构包括抗反射涂层(ARC)层和ARC层上方的光致抗蚀剂层。该方法还包括对光致抗蚀剂层进行图案化以在其中形成沟槽。该方法还包括对经图案化的光致抗蚀剂层执行氢等离子体处理。氢等离子体处理被配置为在不蚀刻ARC层的情况下使沟槽的侧壁平滑。该方法还包括使用经图案化的光致抗蚀剂层作为蚀刻掩模来对ARC层进行图案化。

【技术实现步骤摘要】
用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺
本公开一般地涉及用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺。
技术介绍
集成电路包括许多器件，例如，在半导体衬底上和/或半导体衬底中制造的晶体管、二极管、电容器和电阻器。这些器件最初彼此隔离，并且随后互连在一起以在后端线(BEOL)工艺阶段形成功能电路。随着集成电路中的特征持续缩小，互连结构对集成电路的性能和可靠性的影响增加。
技术实现思路
根据本公开的一个实施例，提供了一种形成半导体器件结构的方法，包括：在衬底上方形成抗蚀剂结构，所述抗蚀剂结构包括抗反射涂层(ARC)层和位于所述ARC层上方的光致抗蚀剂层；对所述光致抗蚀剂层进行图案化以在其中形成沟槽；对经图案化的光致抗蚀剂层执行氢等离子体处理，其中，所述氢等离子体处理被配置为使所述沟槽的侧壁平滑；以及使用所述经图案化的光致抗蚀剂层作为蚀刻掩模来对所述ARC层进行图案化。根据本公开的另一实施例，提供了一种形成半导体器件结构的方法，包括：接收衬底；在所述衬底上方形成层间电介质(ILD)层；在所述ILD层上方形成硬掩模层；在所述衬底上方形成第一抗蚀剂结构，所述第一抗蚀剂结构包括第一有机平坦化层(OPL)、位于所述第一OPL上方的第一抗反射涂层(ARC)层、以及位于所述第一ARC层上方的第一光致抗蚀剂层；对所述第一光致抗蚀剂层进行图案化以形成在其中包括多个第一沟槽的第一图案；对经图案化的第一光致抗蚀剂层执行第一氢等离子体处理，其中，所述第一氢等离子体处理被配置为使所述多个第一沟槽的侧壁平滑；将所述第一图案转移到所述第一ARC层和所述第一OPL中；将所述第一图案转移到所述硬掩模层中以在所述硬掩模层中形成多个第二沟槽；在经图案化的硬掩模层上方和所述多个第二沟槽中形成第二抗蚀剂结构，所述第二抗蚀剂结构包括第二OPL、位于所述第二OPL上方的第二ARC层、以及位于所述第二ARC层上方的第二光致抗蚀剂层；对所述第二光致抗蚀剂层进行图案化以形成在其中包括多个第三沟槽的第二图案；对经图案化的第二光致抗蚀剂层执行第二氢等离子体处理，其中，所述第二氢等离子体处理被配置为使所述多个第三沟槽的侧壁平滑；将所述第二图案转移到所述第二ARC层和所述第二OPL中；将所述第二图案转移到所述经图案化的硬掩模层中以在所述经图案化的硬掩模层中形成多个第四沟槽，其中，所述多个第四沟槽中的每个第四沟槽被设置在所述多个第二沟槽中的两个相邻的第二沟槽之间；以及使用所述经图案化的硬掩模层作为蚀刻掩模来对所述ILD层进行图案化。根据本公开的又一实施例，提供了一种形成半导体器件结构的方法，包括：接收包括多个导电结构的衬底；在所述衬底上方形成层间电介质(ILD)层；在所述ILD层上方形成硬掩模层；在所述衬底上方形成第一抗蚀剂结构，所述第一抗蚀剂结构包括第一有机平坦化层(OPL)、位于所述第一OPL上方的第一抗反射涂层(ARC)层、以及位于所述第一ARC层上方的第一光致抗蚀剂层；对所述第一光致抗蚀剂层进行图案化以形成在其中包括多个第一沟槽的第一图案；对经图案化的第一光致抗蚀剂层执行第一氢等离子体处理，其中，所述第一氢等离子体处理被配置为改善所述经图案化的第一光致抗蚀剂层的线宽粗糙度(LWR)；将所述第一图案转移到所述第一ARC层和所述第一OPL中；将所述第一图案转移到所述硬掩模层中以在所述硬掩模层中形成多个第二沟槽；在经图案化的硬掩模层上方和所述多个第二沟槽中形成第二抗蚀剂结构，所述第二抗蚀剂结构包括第二OPL、位于所述第二OPL上方的第二ARC层、以及位于所述第二ARC层上方的第二光致抗蚀剂层；对所述第二光致抗蚀剂层进行图案化以形成在其中包括多个第三沟槽的第二图案；对经图案化的第二光致抗蚀剂层执行第二氢等离子体处理，其中，所述第二氢等离子体处理被配置为改善所述经图案化的第二光致抗蚀剂层的线宽粗糙度；将所述第二图案转移到所述第二ARC层和所述第二OPL中；将所述第二图案转移到所述经图案化的硬掩模层中以在所述经图案化的硬掩模层中形成多个第四沟槽，其中，所述多个第四沟槽中的每个第四沟槽被设置在所述多个第二沟槽中的两个相邻的第二沟槽之间；使用所述经图案化的硬掩模层作为蚀刻掩模来对所述ILD层进行图案化，以在其中形成多个互连开口；以及在所述多个互连开口中形成多个互连结构，其中，所述多个互连结构与所述多个导电结构接触。附图说明在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开。应当注意，根据行业的标准做法，各种特征不一定是按比例绘制的。相反，为了清楚起见，各种特征的尺寸和(一个或多个)空间关系可能被任意增大或减小。在说明书和附图中，相同的附图标记表示相同的特征。图1是根据一个或多个实施例的制造半导体器件结构的方法的流程图。图2-图15是根据一个或多个实施例的在制造的各个阶段期间的半导体器件结构的截面图。具体实施方式下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件、值、操作、材料、布置等的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。预期其他组件、值、操作、材料、布置等。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。在集成电路的制造中，诸如光刻图案化和蚀刻之类的技术用于在半导体衬底上形成互连结构。在光刻工艺中，首先沉积光致抗蚀剂膜。然后将光致抗蚀剂膜暴露于辐射并在显影剂(化学溶液)中显影。显影剂去除部分光致抗蚀剂膜，从而形成包括线图案和/或沟槽图案的抗蚀剂图案。抗蚀剂图案在随后的蚀刻工艺中用作蚀刻掩模，将图案转移到下面的层。抗蚀剂图案的形态(例如，抗蚀剂侧壁角度和侧壁粗糙度)直接影响在集成电路中形成的特征的质量。抗蚀剂图案的线和/或沟槽通常形成有随机缠绕的边缘。边缘不规则性由线边缘粗糙度(LER)限定。具有LER的线图案的两个边缘产生线宽变化，称为线宽粗糙度(LWR)。较大LWR是不利的，因为在将抗蚀剂图案转移到下面的层中时，蚀刻工艺复制抗蚀剂图案的粗糙度。随着集成电路的特征尺寸在先进技术节点中持续缩小，较大LWR减少了金属线桥窗口。具有较大LWR的相邻互连结构易受电短路的影响，这导致器件退化或故障。本公开提供了降低布置在衬底上的光致抗蚀剂层的LWR的方本文档来自技高网...

【技术保护点】
1.一种形成半导体器件结构的方法，包括：/n在衬底上方形成抗蚀剂结构，所述抗蚀剂结构包括抗反射涂层ARC层和位于所述ARC层上方的光致抗蚀剂层；/n对所述光致抗蚀剂层进行图案化以在其中形成沟槽；/n对经图案化的光致抗蚀剂层执行氢等离子体处理，其中，所述氢等离子体处理被配置为使所述沟槽的侧壁平滑；以及/n使用所述经图案化的光致抗蚀剂层作为蚀刻掩模来对所述ARC层进行图案化。/n

【技术特征摘要】
1.一种形成半导体器件结构的方法，包括：
在衬底上方形成抗蚀剂结构，所述抗蚀剂结构包括抗反射涂层ARC层和位于所述ARC层上方的光致抗蚀剂层；
对所述光致抗蚀剂层进行图案化以在其中形成沟槽；
对经图案化的光致抗蚀剂层执行氢等离子体处理，其中，所述氢等离子体处理被配置为使所述沟槽的侧壁平滑；以及
使用所述经图案化的光致抗蚀剂层作为蚀刻掩模来对所述ARC层进行图案化。


2.根据权利要求1所述的方法，其中，执行所述氢等离子体处理包括：使用包括氢气和载气的工艺气体。


3.根据权利要求2所述的方法，其中，所述载气包括从包括氮、氩、和氦的组中选出的至少一种惰性气体。


4.根据权利要求2所述的方法，其中，执行所述氢等离子体处理包括：以20标准立方厘米/分钟sccm至500sccm的范围内的流速供应所述氢气。


5.根据权利要求2所述的方法，其中，执行所述氢等离子体处理包括：以10sccm至300sccm的范围内的流速供应所述载气。


6.根据权利要求2所述的方法，其中，所述工艺气体还包括氟代甲烷CH3F、二氟甲烷CH2F2、或三氟甲烷CHF3。


7.根据权利要求1所述的方法，其中，形成所述抗蚀剂结构还包括：
形成有机平坦化层OPL，其中，所述ARC层位于所述OPL上方；并且
使用所述经图案化的光致抗蚀剂层作为蚀刻掩模来对所述OPL进行图案化。


8.根据权利要求1所述的方法，还包括：
在衬底上方形成另一抗蚀剂结构，所述另一抗蚀剂结构包括另一抗反射涂层ARC层和位于所述另一ARC层上方的另一光致抗蚀剂层；
对所述另一光致抗蚀剂层进行图案化以在其中形成另一沟槽；
对经图案化的另一光致抗蚀剂层执行另一氢等离子体处理，其中，所述另一氢等离子体处理被配置为在不蚀刻所述另一ARC层的情况下使所述另一沟槽的侧壁平滑；以及
使用所述经图案化的另一光致抗蚀剂层作为蚀刻掩模对所述另一ARC层进行图案化。


9.一种形成半导体器件结构的方法，包括：
接收衬底；
在所述衬底上方形成层间电介质ILD层；
在所述ILD层上方形成硬掩模层；
在所述衬底上方形成第一抗蚀剂结构，所述第一抗蚀剂结构包括第一有机平坦化层OPL、位于所述第一OPL上方的第一抗反射涂层ARC层、以及位于所述第一ARC层上方的第一光致抗蚀剂层；
对所述第一光致抗蚀剂层进行图案化以形成在其中包括多个第一沟槽的第一图案；
对经图案化的第一光致抗蚀剂层执行第一氢等离子体处理，其中，所述第一氢等离子体处理被配置为使所述多个第一沟槽的侧壁平滑；
将所述第一图案转移到所述第一ARC层和所述第一OP...

【专利技术属性】
技术研发人员：谢昇霖，陈奕志，谢静佩，陈冠蓉，
申请(专利权)人：台湾积体电路制造股份有限公司，台积电南京有限公司，
类型：发明
国别省市：中国台湾;71