含有现场可编程门阵列的CPU系统复位方法技术方案

一种含有现场可编程门阵列的ＣＰＵ系统复位方法，涉及数字通讯系统的复位方法。本发明专利技术所提供方法包括以下步骤：系统上电以后，首先由ＦＰＧＡ下载其编程内容；然后等待ＦＰＧＡ下载完毕后，ＣＰＵ便开始有控制的复位；等ＣＰＵ复位结束后；由ＣＰＵ判断所有ＩＣ是否复位完毕；如果没有，则继续ＣＰＵ对ＦＰＧＡ和系统中的其它ＩＣ进行复位，直至所有ＩＣ复位完毕；在所有ＩＣ均充分复位后，脱离复位状态，整个系统正常运行。该方法提高了系统的可靠性。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种数字通讯系统的复位方法，具体涉及以CPU为核心的含有现场可编程门阵列FPGA(Field-programmable GateArray)器件的系统复位方法。对一般的CPU系统来说，复位通常无特殊要求，这种复位方法的流程如附图说明图1所示，一般做法是将CPU的复位信号与电路中其它集成电路IC(Integrate Circuit)直接相连，在CPU复位的同时，一并给其它的IC复位。这种做法的好处是简化了电路，缩短了系统复位时间，但也带来了不足之处一旦某个IC器件工作出现了不正常，CPU不能通过对该器件单独复位，使它重新正常工作；另外还必须满足一个前提条件施加于系统的复位时间必须比CPU的复位时间或其它IC器件的复位时间都要长，整个系统才能正常工作，任何一个IC，尤其是CPU没有充分复位都可能出现不可预料的后果。在数字通讯领域，系统一般都比较复杂，除CPU外，往往还用到现场可编程门阵列FPGA以及其它IC器件。由于FPGA器件往往会被包含在CPU的最小系统中，如果FPGA器件工作不正常，CPU及其控制的系统将会出现不可预料的后果。因此，在整个系统上电时，要求FPGA先从可编程只读存储器PROM(Programmable Read-onlyMemory)中下载程序，同时要求CPU在其下载过程中始终保持复位状态；在FPGA下载完毕后，CPU经过充分复位后工作，然后再由CPU对FPGA中的寄存器设置初始值，最后有些专用IC也要求在CPU控制下进行复位或下载。这样系统各器件就对上电复位的顺序有着严格要求，采用原有的对整个系统一起进行复位的方法就很难符合系统的要求，因此需要对整个系统的复位方法重新作一个完整考虑。本方法的目的就是克服传统复位方法的缺陷，对传统复位方法加以改进，提供一种简单可靠的方法来对含有FPGA的CPU系统进行有效的上电复位顺序控制，从而保证系统的正常运行。实现本专利技术目的的关键在于充分利用FPGA在其程序下载完毕后会通过器件本身的一外部引脚产生由低到高的电平跳变信号，通过监测这一信号便能得知FPGA下载结束的准确时间，然后再用这一信号去控制CPU的复位芯片，让CPU开始有控制的复位，这样就避免了FPGA复位时间的不定因素。在CPU正常运行后，通过CPU的I/O口就可以控制FPGA以及其它IC器件的复位、下载等。本专利技术所述的系统复位方法可归纳为以下步骤a)系统上电以后，由FPGA下载其编程内容；b)等待FPGA下载完毕后，CPU便开始有控制的复位；c)CPU复位结束后，由CPU对FPGA和系统中的其它IC进行复位；d)由CPU判断所有IC是否复位完毕；e)如果没有复位完，则重复步骤c)，直至所有IC复位完毕；f)在所有IC均充分复位后，脱离复位状态，整个系统正常运行。本专利技术提出的含有FPGA的CPU系统复位方法，通过电平跳变信号能够得知FPGA下载结束的准确时间，然后再用这一信号去控制CPU的复位芯片，让CPU开始进行有控制的复位，避免了FPGA复位时间的不定因素。在CPU正常运行后，通过CPU的I/O口就可以控制FPGA以及其它IC器件的复位、下载等，这样就克服了传统复位方法中的不足之处，提高了系统的可靠性。下面结合附图和实施例，进一步说明本专利技术的技术方案。图1是一种常用的系统复位方法的流程图；图2是本专利技术所采用的系统复位方法的流程图；图3是本专利技术所涉及的系统结构框图。在图3中，以ALTERA公司的型号为EPF10K30E的FPGA为例，FPGA下载状态电平输出引脚在EPF10K30E中记作为INIT_D。该管脚在下载过程中保持低电平，一旦下载结束，立即跳变到高电平；将该引脚接到复位芯片的电压监测端，复位芯片的复位输出端接CPU的复位输入。可以任取CPU的I/O口，取定后将该I/O口定义为输出管脚，接到FPGA及其它IC芯片的复位输入端。再结合图2具体说明利用本专利技术方法进行系统复位的过程首先，在步骤201，系统上电以后，先由FPGA下载其编程内容。此时INIT_D引脚为低电平，复位芯片检测到电压为低，便一直输出低电平，使CPU及其它IC器件处于复位状态；步骤202,FPGA下载后，CPU便开始有控制的复位，此时INIT_D变为高电平，复位芯片检测出后，启动复位过程，此时会继续保持输出为低电平一段时间，以使CPU在这段时间内能充分复位，这段时间以后，输出变为高电平，CPU停止复位；步骤203,CPU开始进行自身的初始化，同时将它的I/O口清零(或置位)，CPU对系统中的FPGA内部的寄存器及其它IC进行复位操作；步骤204，由CPU判断所有的IC复位是否完成；如果没有完成，则重复步骤203，直至所有IC复位完毕；一旦复位完成，则将该I/O口置位(或清零)；步骤205，至此整个系统的复位完成。根据系统的实际需要，还可以添加相应的手动复位和看门狗复位。一旦程序跑飞，则通过手动复位和看门狗复位这两种方法来强制整个系统重新进行上述的复位过程。现在许多复位芯片均已把上述功能集成进去，只需CPU提供一I/O口定时去清看门狗的清零端，同时在外部接一个轻触开关即可。权利要求1.一种含有现场可编程门阵列的CPU系统复位方法，其特征在于包括以下步骤a)系统上电以后，由FPGA下载其编程内容(201)；b)等待FPGA下载完毕后，CPU便开始有控制的复位(202)；c)CPU复位结束后，由CPU对FPGA和系统中的其它IC进行复位(203)；d)由CPU判断所有IC是否复位完毕(204)；e)如果没有，则重复步骤c)(203)，直至所有IC复位完毕；f)在所有IC均充分复位后，脱离复位状态，整个系统正常运行(205)。2.如权利要求1所述的一种含有现场可编程门阵列的CPU系统复位方法，其特征在于所述的FPGA下载完毕的准确时间是通过监测FPGA在其程序下载完毕后所产生的由低到高的电平跳变信号得知的。全文摘要一种含有现场可编程门阵列的CPU系统复位方法,涉及数字通讯系统的复位方法。本专利技术所提供方法包括以下步骤:系统上电以后,首先由FPGA下载其编程内容;然后等待FPGA下载完毕后,CPU便开始有控制的复位;等CPU复位结束后;由CPU判断所有IC是否复位完毕;如果没有,则继续CPU对FPGA和系统中的其它IC进行复位,直至所有IC复位完毕;在所有IC均充分复位后,脱离复位状态,整个系统正常运行。该方法提高了系统的可靠性。文档编号G06F1/24GK1321922SQ00119550公开日2001年11月14日 申请日期2000年7月29日 优先权日2000年7月29日专利技术者蔡永明, 曹烨 申请人:深圳市中兴通讯股份有限公司 本文档来自技高网...

【技术保护点】
一种含有现场可编程门阵列的ＣＰＵ系统复位方法，其特征在于包括以下步骤： ａ）系统上电以后，由ＦＰＧＡ下载其编程内容（２０１）； ｂ）等待ＦＰＧＡ下载完毕后，ＣＰＵ便开始有控制的复位（２０２）； ｃ）ＣＰＵ复位结束后，由ＣＰＵ对ＦＰＧＡ和系统中的其它ＩＣ进行复位（２０３）； ｄ）由ＣＰＵ判断所有ＩＣ是否复位完毕（２０４）； ｅ）如果没有，则重复步骤ｃ）（２０３），直至所有ＩＣ复位完毕； ｆ）在所有ＩＣ均充分复位后，脱离复位状态，整个系统正常运行（２０５）。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：蔡永明，曹烨，
申请(专利权)人：深圳市中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]