内存加速装置与方法以及使用其的适配卡与主板制造方法及图纸

本发明专利技术是有关于一种内存加速装置以及使用其的适配卡与主板，此内存加速装置具有内存总线加速系统装置和内存总线加速装置，其中内存总线加速系统装置用来处理芯片组与内存总线加速装置之间的信号转换；以及内存总线加速装置用来接收总线加速系统装置的信号，然后作数据传送或接收的动作，和相对应的内存作信号转换。此内存加速方法具有以下步骤：在存取周期内提供存取命令，并依据存取命令，令内存总线加速装置在存取周期内依序存取数据，并与相对应的内存做存取数据的动作。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种内存装置、方法以及使用其的适配卡与主板，且特别是有关于一种内存加速装置、方法以及使用其的适配卡与主板。由于计算机技术与工艺、封装技术的精进，不但在莫尔定律下中央处理器(CPU，Central Processing Unit)的处理速度上有着突飞猛进的增长，芯片工艺缩短，然而在这一切加速中，内存的速度依然无法满足微处理器所需的频宽，因此使整个系统的效率严重降低。即使加上再多的内存，也只能增加内存的储存容量，也无法改善内存的频宽，使得仅增加内存对整个系统的效率帮助不大。因此，本专利技术提供一种内存加速装置与方法以及使用其的适配卡与主板，能将内存的数据频宽提高，是每加上一内存模块就能加快速度的装置，能让内存在不断增加记忆容量的同时，也能增加执行的速度，使得在花一份钱时，能够同时增加内存的容量以及速度。本专利技术提供一种内存加速装置，具有内存总线加速系统装置及内存总线加速装置，其中内存总线加速装置耦接到内存总线加速系统装置。当内存总线加速系统装置接收芯片组的信号后，将芯片组的信号加以转换，最后再输出信号。当内存总线加速装置接收总线加速系统装置的信号后，依据总线加速系统装置的信号，内存总线加速装置会去处理内存总线加速系统装置与相对应的内存之间信号转换以及存取数据的动作。其中内存总线加速系统装置接收芯片组的存取数据命令后，内存总线加速系统装置输出根据此存取数据命令转换所得到的存取命令至内存总线加速装置，使得内存总线加速装置依序存取内存总线上的数据，再存取数据在相对应的内存中。本专利技术的内存总线加速系统装置具有数据功能装置和命令状态装置，其中命令状态装置耦接至数据功能装置。当命令状态装置接收芯片组的存取数据命令以及内存总线加速装置的状态后，依据存取数据命令及内存总线加速装置的状态去控制数据功能装置以及内存总线加速装置，此时数据功能装置会去处理芯片组与内存总线加速装置之间的数据传递及控制的动作。本专利技术的内存总线加速装置用来处理内存总线加速系统装置以及内存之间数据传递及控制的动作，此内存接口具有内存接口及控制内存加速装置，其中控制内存加速装置耦接至内存接口。当控制内存加速装置将内存总线加速装置的状态传送至内存总线加速系统装置后，再去接收内存总线加速系统装置的命令，最后依据内存总线加速系统装置的命令去控制内存接口，此时内存接口就会处理内存总线加速系统装置与内存之间的数据传递及控制的动作。本专利技术提供一种内存加速的方法，利用内存总线加速装置将数据存取至内存中，此方法具有下列步骤在存取周期内提供存取命令，并依据存取命令，令内存总线加速装置在存取周期内依序存取数据，并与相对应的内存做存取数据的动作。综上所述，本专利技术可以利用内存总线加速系统装置以及内存总线加速装置去控制芯片组和内存间的动作，在一个存取周期内由多个内存总线加速装置依序去存取数据到内存中，使得内存如SDRAM或DDR SDRAM记忆容量增加时，也能随着增加记忆容量而增加速度，不会让内存减慢芯片组的执行速度。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明请参考图2，是本专利技术实施例的部分内存加速装置的方框图。首先内存总线加速系统装置20会接收芯片组的信号，并且将芯片组的信号转换，然后内存总线加速装置22去接收内存总线加速系统装置20所送出根据芯片组的信号转换成的信号，再依照内存总线加速系统装置20所送出根据芯片组的信号转换成的信号决定传送或接收数据，最后与相对应的内存做存取数据的动作。其中内存总线加速装置22耦接至该内存总线加速系统装置20。例如内存总线加速系统装置20接收到芯片组的存取数据命令后，内存总线加速系统装置20就会将芯片组的存取数据命令转换成存取命令并输出存取命令到内存总线加速装置22，使得内存总线加速装置22依序存取内存总线上的数据，最后内存总线加速装置22会与相对应的内存做存取数据的动作，其中熟悉此技术的人可知不仅可使用芯片组还可以使用接口芯片。请参考图3，是本专利技术实施例的内存总线加速系统装置方框图。本专利技术将内存总线加速系统装置30细分为二部分装置，分别为数据功能装置302以及命令状态装置304。当命令状态装置302接收芯片组所输出的命令和内存总线加速装置30的状态后，依照芯片组所输出的命令和内存总线加速装置30的状态去控制数据功能装置304以及内存总线加速装置30，然后数据功能装置304就会与芯片组以及内存总线加速装置作数据传递和控制的动作。例如当命令状态装置302接收芯片组的写入数据命令和内存总线加速装置30的状态后，输出写入命令至内存总线加速装置30并控制数据功能装置304，然后数据功能装置304就会与芯片组与内存总线加速装置30作数据写入内存的动作。请参考图4，是本专利技术实施例的SDRAM总线加速装置的方框图。为了使内存总线加速装置方框图更容易了解，内存便以SDRAM为例子。本实施例将内存加速装置40细分为二大部分装置，分别为控制内存加速装置400以及SDRAM接口402。首先控制内存加速装置400会将内存总线加速装置400的状态传送至内存总线加速系统装置42，再接收内存总线加速系统装置42的命令并依据内存总线加速系统装置42的命令控制SDRAM接口402，此时SDRAM接口402就会去处理内存总线加速装置400与SDRAM 44之间数据传递及控制的动作。将控制内存加速装置400再次细分为二个部分装置，分别为命令状态装置4000和数据功能装置4002，首先命令状态装置4000将内存总线加速装置40的状态传送至内存总线加速系统装置42后，再去接收内存总线加速系统装置42的命令，并依据内存总线加速系统装置42的命令去控制SDRAM接口402以及数据功能装置4002，此时数据功能装置4002就会去处理内存总线加速系统装置42与SDRAM接口402之间的数据传递与控制的动作。将SDRAM接口再次细分为二个部分装置，分别为SDR命令装置4020和SDR数据装置4022，当SDR命令装置4020接收内存总线加速装置400的命令后，SDR命令装置4020会依据内存总线加速装置400的命令输出内存控制信号至SDRAM 44，SDRAM 44接收内存控制信号后，会与SDR数据装置4022做数据传递与控制的动作，然后SDR数据装置4022再与内存总线加速装置400做数据传递与控制的动作。请参考图5，是本专利技术实施例的DDR SDRAM总线加速装置的方框图。为了使内存总线加速装置方框图更容易了解，内存再以DDRSDRAM为例子。本专利技术将内存加速装置50细分为二大部分装置，分别为控制内存加速装置500以及DDR SDRAM接口502。首先控制内存加速装置500会将内存总线加速装置500状态传送至内存总线加速系统装置52，再依据内存总线加速系统装置52的命令控制DDRSDRAM接口502，此时DDR SDRAM接口502就会去处理内存总线加速装置500与DDR SDRAM 54之间数据传递及控制的动作。将控制内存加速装置500再次细分为二个部分装置，分别为命令状态装置5000和数据功能装置5002，首先命令状态装置5000将内存总线加速装置50的状态传送至内存总线加速系统装置52后，再去接收内存总线加速系本文档来自技高网...

【技术保护点】
一种内存加速装置，其特征为：包括：一内存总线加速系统装置，用来与一芯片组进行信号转换；至少一内存总线加速装置，用来接收该内存总线加速系统装置的信号，并处理该内存总线加速系统装置与相对应的一内存之间信号转换以及存取数据的动作；以及 一内存总线，耦接该内存总线加速系统装置以及该些内存总线加速装置，其中该内存总线加速系统装置接收该芯片组的一存取数据命令后，该内存总线加速系统装置将该存取数据命令转换成一存取命令并输出至该些内存总线加速装置，使得该些内存总线加速装置依序存 取该内存总线上的数据，并与相对应的该内存做存取数据的动作。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴坤河，庄海峰，
申请(专利权)人：丽台科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]