SDR与QDR的转换装置以及使用其的适配卡、主板与内存模块接口制造方法及图纸

本发明专利技术是有关于一种ＳＤＲ与ＱＤＲ的转换装置以及使用其的适配卡、主机板与内存模块接口。此ＳＤＲ与ＱＤＲ的转换装置具有ＱＤＲ接口元件、ＳＤＲ接口元件以及转换核心元件。其中，ＱＤＲ接口元件用来与ＱＤＲ元件进行信号交换，ＳＤＲ接口元件则用来与ＳＤＲ元件进行信号交换。而转换核心元件则将ＱＤＲ的指令及数据形式转换成ＳＤＲ的指令及数据形式，并将ＳＤＲ的指令及数据形式转换成ＱＤＲ的指令及数据形式。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是有关于一种内存转换装置及使用其的装置，且特别是有关于一种SDR与QDR的转换装置与使用其的适配卡、主板、内存模块以及可携式计算机主板。由于计算机技术与工艺、封装技术的改进，不但在中央处理器(CPU，Central Processing Unit)的处理速度上有着突飞猛进的增长，就是在内存上也有许多的改变。随着对内存存取速度要求的提高，常用的内存也从刚开始的动态随机存取内存(DRAM)、延伸数据输出随机存取内存(EDO RAM)等，一直到现今最常见的同步动态随机存取内存(Synchronous Data Rate RAM，以下称为SDR随机存取内存)与双数据率随机存取内存(Double Data Rate RAM，以下称为DDR随机存取内存)。然而，目前DDR随机存取内存的成本较高，因此，若是能使用SDR随机存取内存，而能具有DDR随机存取内存的效率，甚至高于DDR随机存取内存，则将有助于成本的降低与效率的提高。因此，本专利技术提出一种比目前更快的方法与结构，可以显著地提高SDR随机存取内存的效率。此种全新的结构，称为四倍数据率随机存取内存(Quadruple Data Rate RAM，以下称为QDR随机存取内存)。而本专利技术包括了QDR信号系统的制定，与SDR与QDR信号系统之间的转换方法。本专利技术所提出的SDR与QDR的转换结构与方法可运用在各种需要使用随机存取内存的所有电子产品中，例如适配卡、主板与可携式计算机主板等。本专利技术提出一种SDR与QDR的转换装置，此转换装置具有QDR接口元件、SDR接口元件、时钟控制器、指令控制器、状态缓存器组以及数据转换装置。其中，QDR接口元件用来与QDR元件进行信号交换，而SDR接口元件则用来与SDR元件进行信号交换。时钟控制器将由QDR元件送至的时钟信号转换成转换装置与SDR元件所使用的时钟。指令控制器在取得QDR元件的QDR命令信号后，将QDR命令信号处理成相对应的SDR命令信号，并输出到SDR元件。状态缓存器组用来储存QDR接口所使用的模块缓存器组(Mode Register Set，MRS)与延伸模块缓存器组(Extended Mode Register Set，EMRS)中的数据，并提供转换信息给指令控制器作适当的指令及数据转换。数据转换装置则用来将QDR的数据型态转换为适用于SDR的数据型态，以及将SDR的数据型态转换为适用于QDR的数据型态。而在本专利技术的一个实施例中，数据转换装置包括了一个数据屏蔽与探测控制器、一个QDR至SDR数据转换器以及一个SDR至QDR数据转换器。其中，数据屏蔽与探测控制器用来取得QDR元件的QM信号及DQS信号，将QM信号转成SDR QM信号并将SDR QM信号输出到SDR元件，以及将DQS信号转为QDR元件对SDR元件提取数据的数据提取信号。QDR至SDR数据转换器将QDR元件的串行信号转换成并行信号，并根据指令控制器的命令，将转换所得的并行信号分开传输给四个SDR元件。SDR至QDR数据转换器则将四个SDR元件的数据信号转成QDR元件所使用的串行信号，并根据指令控制器的命令将转换所得的串行信号传输至QDR元件。综上所述，本专利技术是在QDR与SDR之间建立转换通道，使得SDR可以在支持QDR的系统或装置中正常进行运行，而不需将支持QDR的系统或装置整个转换成支持SDR的系统或装置，因此可以使得SDR与QDR同时正常的运行。使用者可以不需要购置新的QDR内存模块，使用本专利技术的装置结合既有的SDR内存模块，即可使原本仅有的SDR效率提高到具备QDR的效率的记忆模块。对生产者来说，在制作适配卡、主板等印刷电路板时，可以选择成本较低的SDR芯片，配合本专利技术的装置，同样可以使产品具有QDR的数据处理效率，使所生产的产品与市场现有的产品具有同样的质量与功效，但其制作成本可大幅降低。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下附图简单说明附图说明图1A是根据本专利技术第一实施例的转换装置的方框图；图1B是根据图1A转换装置的运用电路的一实施例；图2A是根据本专利技术第二实施例的转换装置的方框图；图2B是根据图2A转换装置的运用电路的一实施例；图3A是根据本专利技术第三实施例的转换装置的方框图；图3B是根据图2A转换装置的运用电路的第一实施例；图3C是根据图3A转换装置的运用电路的第二实施例；图3D是根据图2A转换装置的运用电路的第三实施例；图4是根据本专利技术第四实施例的转换装置的方框图；图5是根据本专利技术第五实施例的方框图；图6是根据本专利技术第六实施例的方框图7是根据本专利技术第七实施例的方框图；图8是根据本专利技术第八实施例的方框图；以及图9是根据本专利技术第九实施例的方框图。附图标记说明10、20、30、52、62、70、80、92、1002、1102、1202、1302、1402SDR与QDR的转换装置12、22、32、42转换核心元件14、24、34、40QDR接口元件18、28、38、44、46、48、410SDR接口元件512适配卡54、56、58、510SDR模块矩阵612主板64、66、68、610SDR DIMM712内存模块72、74、76SDR内存芯片组矩阵812内存模块接口82、84、86、88SDR DIMM912可携式计算机的主板94、96、98、910SO-DIMM插槽1000、1100、1200、1300、1400QDR元件1004、1104、1204、1304、1404SQDR1006、1106、1306锁相回路(简称PLL)120、220、320时钟控制器122、222、322指令控制器124、224、324状态缓存器组126、226、326数据转换装置50、60、90芯片组1260、2260、3260数据屏蔽与探测控制器1262、2262、3262SDR至QDR数据转换器以及1264、2264、3264QDR至SDR数据转换器在图1A中，还更详细地绘出了转换核心元件12的内部电路的第一实施例的转换装置方框图。在此实施例中，转换核心元件12包括了一个时钟控制器120、一个指令控制器122、一个状态缓存器组124以及一个数据转换装置126。其中，时钟控制器120将由QDR元件送至的时钟信号(CKn，CKn#)转换成转换装置10与SDR元件所使用的时钟(MCKn)。指令控制器122在取得的QDR指令(包括CSn，RAS，CAS，BAn，CAn，WE等)后，将QDR命令信号处理成相对应的SDR指令(MCSn，MRAS，MCAS，MBAn，MAn，MWE等)，然后输入到SDR元件，最后在QDR信号为数据读取命令或数据写入命令时，数据转换装置126将会激活功能控制系统。而状态缓存器组124则用来储存QDR接口所使用的模块缓存器组(Mode Register Set，MRS)与延伸模块缓存器组(Extended Mode Register Set，EMRS)中的数据。数据转换装置126则将QDR的数据型态转换为适用于SDR的数据型态，以及将SDR的数据型态转换为适用于QDR的数据型态。在图1A中，还更详细地绘出了数据转换装置126的内部电路的方框图。在此实施例中，数据转换本文档来自技高网...

【技术保护点】
一种ＳＤＲ与ＱＤＲ的转换装置，其特征为：包括：一ＱＤＲ接口元件，用来与一ＱＤＲ元件进行信号交换；一ＳＤＲ接口元件，用来与一ＳＤＲ元件进行信号交换；一时钟控制器，用来将该ＱＤＲ元件送至的一时钟信号转换成该转换装置与该ＳＤＲ元件所使 用的时钟；一状态缓存器组，用来储存ＱＤＲ元件状态；一指令控制器，在取得该ＱＤＲ元件的一ＱＤＲ命令信号后，将该ＱＤＲ命令信号处理成相对应的一ＳＤＲ命令信号，并输出至该ＳＤＲ元件；以及一数据转换装置，耦接到该指令控制器、该ＱＤＲ接口 元件与该ＳＤＲ接口元件，用来接收由该指令控制器所传送的命令，并据以将具有一ＱＤＲ数据型态的数据转换为适用于该ＳＤＲ元件的具有一ＳＤＲ数据型态的数据，以及将该具有ＳＤＲ数据型态的数据转换为适用于该ＱＤＲ元件的具有该ＱＤＲ数据型态的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴坤河，庄海峰，
申请(专利权)人：丽台科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]