一种设定显示驱动电路的像素时钟脉冲的方法技术

本发明专利技术提供一种设定显示驱动电路的像素时钟脉冲的方法，该显示驱动电路包含有一基本输入／输出系统用来控制一时钟脉冲产生器产生像素时钟脉冲。该方法包含有读取一显示模式的预定像素时钟脉冲值，使用多个比例值调整一参考时钟脉冲值以产生多个运算值，使用多个数值Ｒ来将各个运算值向右位移Ｒ位以产生多个商值，比较该多个商值与该预定像素时钟脉冲值之间的多个差值，以决定一最佳商值，以及依据该最佳商值的相对应比例值与相对应运算值向右位移的位数来控制该时钟脉冲产生器所产生的实际像素时钟脉冲。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术提供一种设定时钟脉冲信号的方法，尤指。
技术介绍
随着电脑装置的普及，相关电脑技术也随之迅速发展以促进电脑装置的实用性以及便利性。近年来，由于中央处理器(central processing unit，CPU)的执行速度正式迈进千兆赫(gigahertz，GHz)的世代，所以电脑装置本身即具有强大的数据处理能力，因此，一般使用者不再仅将电脑装置视为工作上的帮手，而逐渐定位该电脑装置为家庭中的娱乐设施之一。此外，随着电脑多媒体技术发展与应用，电脑装置中主要用来负责影像输出的显示器(monitor)与显示卡(graphics card)也逐渐成为一般使用者购买电脑装置的重要考虑因素之一。一般而言，为了符合熟知即插即用(plug&play，PNP)的规格，显示器包含有一显示数据通道(display data channel，DDC)，其是用来建立该电脑装置的主机(host)与该电脑装置的显示器之间的信息通道，亦即该显示器会将其硬件规格数据直接传输给该主机中的显示卡，所以该显示卡便可得知该显示器的硬件规格，例如最大水平扫描频率，与最大垂直刷新频率等资讯。过去，由于各厂牌的显示卡对于显示器的显示模式的设定方式不同，因此往往造成彼此间相容性的问题，例如一应用程式是经由该显示卡上的基本输入/输出系统(basic input/output system，BIOS)的内建指令来建立该应用程式与该显示卡的硬件间的介面，然而对于不同的显示卡而言，由于两不同的显示卡的基本输入/输出系统的内建指令并不一致，所以使得该应用程式无法顺利地应用于两不同的显示卡，因此影像电子工程标准协会(video electronic standards association，VESA)便制订一VESA基本输入输出系统扩展(VESA bios extension，VBE)来统一显示卡上基本输入/输出系统的内建指令。此外，该基本输入/输出系统另预设有该显示卡可支援的不同显示模式设定值，每一显示模式设定值包含有水平扫描频率，垂直刷新频率，分辨率(resolution)，以及色彩灰度数等数据。请参阅图1，图1为熟知电脑装置10的功能方块图。电脑装置10包含有一中央处理器12，一存储器14(memory)，一芯片组15，一显示驱动电路(display driving circuit)16，以及一显示装置18(例如一显示器)。电脑装置10经由一开机程序(poweron self test，POST)，将一操作系统(operating system)20载入于存储器14，并由芯片组15进一步进行存取以控制电脑装置10的运作，而显示驱动电路16是用来驱动显示装置18上的多个像素22以显示一影像(image)。当一使用者透过操作系统20而变更显示装置18的显示模式设定时，用来驱动该显示装置18的显示驱动电路16便会依据上述VBE的规范来重新设定一像素时钟脉冲(pixel clock)，其中该像素时钟脉冲是控制每一像素的灰度设定的时序(timing)。举例来说，当该使用者设定显示装置18的分辨率为1024×768时，如业界所熟知，显示装置18实际上扫描其屏幕(screen)的区域(例如1360×802)是大于该使用者所设定的可视区域1024×768，若使用者透过操作系统20而于对应1024×768的显示模式中设定所要的垂直刷新频率(refreshrate)为60赫兹(Hz)时，则所需的预定像素时钟脉冲的频率为1360×802×60赫兹，即为65443200赫兹。上述运算的原理简述如下，由于显示装置18上一画面中包含有1360×802个需要扫描的像素，而垂直刷新频率为60赫兹，因此每秒必须完成60个画面的扫描，所以每秒总共必须完成65443200个像素的灰度设定，亦即像素时钟脉冲的频率为1360×802×60赫兹。然而，对于显示驱动电路16而言，其是使用一硬件电路(例如一时钟脉冲产生器24)来设定该像素时钟脉冲，由于时钟脉冲产生器24无法准确地产生上述经由运算所求出的频率(65443200赫兹)，因此显示驱动电路16的基本输入/输出系统26必须执行一时钟脉冲设定程序28来使控制时钟脉冲产生器24输出趋近该频率(65443200赫兹)的时钟脉冲信号以作为显示驱动电路16的实际像素时钟脉冲，而时钟脉冲产生器24是经由一振荡电路(oscillator)30所输出的参考时钟脉冲来产生该实际像素时钟脉冲，其操作详述于后。如前所述，由于显示驱动电路16的时钟脉冲产生器24本身无法准确地输出对应一显示模式所计算出的预定像素时钟脉冲，因此如业界所熟知，该显示驱动电路16必须依据时钟脉冲产生器24本身硬件规格来产生一趋近该预定像素时钟脉冲的实际像素时钟脉冲，一般而言，该时钟脉冲产生器可包含有分频电路(frequency divider)以及锁相电路(phase lock loop)等元件以依据振荡电路30输出的参考时钟脉冲，来产生该实际像素时钟脉冲。此外，振荡电路30可以是一石英振荡器(crystal oscillator)，用来产生14.318兆赫(megahertz，Mhz)的参考时钟脉冲，而输入该时钟脉冲产生器24。换句话说，上述时钟脉冲产生器24的操作可视为依据一预定运算式来转换该参考时钟脉冲成为该实际像素时钟脉冲，举例来说，实际像素时钟脉冲的时钟脉冲值CLKcal等于该参考时钟脉冲CLKref的时钟脉冲值与该预定运算式(M+2)/的乘积。熟知设定像素时钟脉冲的操作流程(亦即时钟脉冲设定程序28的执行)则如图2流程图所绘，首先，设定数值N等于一初始值MINn(步骤102)，然后判断数值N是否小于一临界值MAXn(步骤104)，步骤104主要是用来决定对应数值N的循环(loop)运算是否结束，若数值N大于该临界值MAXn，则结束对应数值N的循环运算而开始透过该时钟脉冲产生器24来设定像素时钟脉冲(步骤136)，反之，若数值N小于该临界值MAXn，则设定数值M等于一初始值MINm(步骤106)，然后再判断数值M是否小于一临界值MAXm(步骤108)。同样地，步骤108是用来决定对应数值M的循环运算是否结束，若数值M大于该临界值MAXm，则结束对应数值M的循环运算，并使数值N递增1(步骤110)，反之，若数值M小于该临界值MAXm，则计算参考时钟脉冲的时钟脉冲值CLKref与一比例值的乘积Vco(步骤112)，而该比例值是为(M+2)/(N+2)。对照该预定运算式(M+2)/可知，乘积Vco仍需除以2R，因此于步骤112完成后，先设定数值R等于一初始值MINr(步骤114)，并判断数值R是否小于一临界值MAXr(步骤116)，步骤116是用来决定对应数值R的循环运算是否结束，若数值R大于该临界值MAXr，则结束对应数值R的循环运算，并使数值M递增1(步骤118)，反之，若数值R小于该临界值MAXr，则计算该乘积Vco除以一除数2R的运算结果CLKcal(步骤120)，而该运算结果CLKcal可能即为实际像素时钟脉冲的时钟脉冲值，因此必须经由后续比较程序来加以判定。所以，先判断数值M、N、R是否分别为MINm、MINn、MINr，若是，则表本文档来自技高网...

【技术保护点】
一种设定显示驱动电路的像素时钟脉冲的方法，适用于一显示装置上，该方法包含有：（ａ）读取该显示装置所设定显示模式的一预定像素时钟脉冲值；（ｂ）产生一参考时钟脉冲值，并以多个比例值调整该参考时钟脉冲值，产生多个运算值；（ｃ）使用多个 第一数值Ｒ来将各运算值向右位移Ｒ位，产生对应于该运算值的多个商值；（ｄ）比较这些商值与该预定像素时钟脉冲值的差值，以决定一最佳商值；以及（ｅ）使用产生该最佳商值的比例值及相对应第一数值Ｒ的组合，来产生的一实际像素时钟脉冲。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：王志豪，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]