免充电式超低功率虚拟动态随机存取内存制造技术

一种免充电式超低功率虚拟动态随机存取内存，用以根据一控制一动态随机存取内存的时钟周期进行一１位的读取操作、一１位的写入操作或一非读与非写操作，其中该时钟周期包括有一第一读取操作信号、第一写入操作信号或第一非读与非写操作信号，包括有一接口控制电路，用以根据第一读取操作信号、第一写入操作信号或第一非读与非写操作信号产生一第二读取控制信号、一第二写入控制信号或一第二非读与非写控制信号；以及一静态随机存取内存存储单元，与该接口控制电路耦合，用以根据该第二读取控制信号进行该一１位的读取操作、根据该第二写入控制信号进行该一１位的写入操作、或该第二非读与非写控制信号进行该非读与非写操作。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种动态随机存取内存，特别是指一种免充电式超低功率虚拟动态随机存取内存。低功率产品如计算机、手机、个人数字助理机、数字机上盒、卫星定位系统、消费性IC(电视、游戏机…)等。
技术介绍
目前的易失性内存可以分为两大类静态随机存取内存(SRAM)以及动态随机存取内存(DRAM)，静态随机存取内存，其主要架构为四个晶体管或六个晶体管构成1位的储存架构，而动态随机存取内存的1位储存架构则为一个晶体管与一个电容所组成。动态随机存取内存的电容需要不断地充电以保持数据的正确，静态随机存取内存比一般的动态随机处理内存处理速度更快更稳定。所谓静态的意义是指内存数据可以常驻而不须随时充电。因为此种特性，静态随机处理内存通常被用来做缓冲存储器。一般而言，静态随机处理内存是用来作为缓冲存储器；而动静态随机处理内存是扮演主存储器的角色。然而，当半导体制程技术进入纳米技术时，现有的动态随机存取内存(DRAM)的一晶体管与一电容所组成的内存细胞结构即将面临半导体组件物理的极限与半导体电容制程的限制的两大考验。例如，现有的动态随机存取内存的存储单元结构，其电容的漏电问题往往比晶体管本身来的严重，本文档来自技高网...

【技术保护点】
一种免充电式超低功率虚拟动态随机存取内存，其特征在于用以根据一控制一动态随机存取内存的时钟周期进行一１位的读取操作、一１位的写入操作或一非读与非写操作，其中该时钟周期包括有一第一读取操作信号、第一写入操作信号或第一非读与非写操作信号，该内存包括有：一接口控制电路，用以根据该第一读取操作信号、该第一写入操作信号或该第一非读与非写操作信号产生一第二读取控制信号、一第二写入控制信号或一第二非读与非写控制信号；以及一静态随机存取内存存储单元，与该接口控制电路耦合，用以根据该第 二读取控制信号进行该一１位的读取操作、根据该第二写入控制信号进行该一１位的写入操作、或该第二非读与非写控制信号进...

【技术特征摘要】

【专利技术属性】
技术研发人员：汪持先，蔡东和，
申请(专利权)人：连邦科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]