数字图像匹配芯片制造技术

本发明专利技术公开了一种数字图像匹配电路结构。该电路包括地址产生模块，主、从相关处理模块，比较定位及控制逻辑产生模块，ＦＩＦＯ和外部控制器接口模块。其中，地址产生电路为搜索区像素提供外部存储地址和读入地址，并向外部控制器产生中断指示信号；主、从相关电路同时对每块小模板数据进行两级缓存，并对输入的搜索区图像数据进行移位寄存；ＦＩＦＯ模块存贮匹配运算的中间结果并进行累加；比较定位及控制逻辑模块对匹配结果进行比较判断确定最佳匹配点位置；外部控制器接口电路产生相应的控制信号并分别输出到各单元电路。本发明专利技术结构简单，匹配及搜索运算速度快，实现了国际通用的ＳＡＤ数字全匹配全搜索，可用于模式识别，目标检测，火力控制，序列图像编码，导航，医学图像处理及其它需要对图像进行精确定位的系统中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及基本电子元件
，具体的说是一种用于数字图像匹配的芯片结构。
技术介绍
所谓图像匹配就是一种用来确定一幅较小图像(通常称为模板图像)在另一幅较大图像(通常称为搜索区图像)中的位置。它被广泛用于模式识别，目标检测，火力控制，序列图像编码，导航，医学图像处理及其它需要对图像进行精确定位的系统中。现有的图像匹配一般采用数字信号处理器DSP和采用数字信号处理器和现场可编程门阵列DSP+FPGA结构实现，这种匹配运算的最大不足是速度慢，成本高，而且不利于扩展。国外Ting-Pang Lin and Chaur-Heh Hsieh曾提出了一种灵活，快速的图像匹配硬件结构(A Modular and Flexible Achitecture for Real-time Image Template Matching，IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS-IFUNDMENTAL THEORY ANDAPPLICATIONS VOL.41，NO.6，JUNE 1994457-461)。但这种结构对于实用中所要求的32×32的模板在80×80的搜索区图像内匹配时，则需要32个运算处理单元PU，而且32个硬件单元在运算前期是逐步使用的，这样就使得在运算前期许多运算处理单元PU是在执行空操作，造成资源浪费。另外运算处理单元PU数量的增多，必然导致运算控制单元PU的资源也必然增加，而且控制的复杂度也增加。因此这种硬件结构存在结构复杂，占用资源多的缺点，且只能靠增加硬件的规模去扩大匹配模板和搜索区的范围。2002年国内张遂南和黄士坦等人在《一种面向图像匹配算法的高性能专用集成电路设计》，北京师范大学学报(自然科学版)，2002年2月，38卷第一期48-52文章中，又提出了一种面向图像匹配的专用集成电路设计，但该设计只完成了图像匹配部分算法的硬件实现，而其它运算还是依靠数字信号处理器(DSP)实现，并没完成整个图像匹配运算器的硬件设计，图像匹配器的性能也没有得到实质性的提高。
技术实现思路
本专利技术的目的在于克服上述已有技术的不足，提供一种结构简单的数字图像匹配硬件结构，即数字图像匹配芯片，以在提高运算速度的同时提高硬件的使用效率。实现本专利技术的目的的技术方案，是用芯片开发工具QUARUS II在现场可编程门阵列(FPGA)系列芯片上设计图像匹配电路，以构成数字图像匹配芯片。该图像匹配电路包括地址产生模块，主相关处理模块，从相关处理模块，比较定位及控制逻辑产生模块，先入先出存贮器(FIFO)和外部控制器接口模块。其中地址产生电路用于为搜索区像素提供外部存储地址和读入地址，并向外部控制器产生中断指示信号，该电路输出四个搜索区像素的地址和中断信号连接到片外；主相关处理电路和从相关电路用于并行完成对每块小模板的流水线处理，同时对每块小模板数据进行两级缓存，实现各子模板的并行操作以及对输入的搜索区图像数据进行移位寄存，模拟模板图像在搜索区内移动，该两电路与外部输入的四路搜索区像素数据信号相连接；先入先出存贮器(FIFO)用于存贮匹配运算的中间结果，并将该结果在计算下一块子模板的时候读出来进行累加，该电路通过数据总线分别与主相关处理模块和比较定位及控制逻辑产生模块相连接；比较定位及控制逻辑电路用于对匹配结果进行比较判断确定最佳匹配点位置，同时产生有严格时序关系的时钟信号来同步外部搜索区图像存贮体的读写、流水线和先入先出存贮器(FIFO)的读写，以及对图像的分辨率和图像模板的大小进行控制，该电路将所确定最佳匹配点位置通过数据总线输入到外部控制器接口；外部控制器接口电路主要根据外部输入的控制器地址和数据产生相应的多种控制信号，各控制信号分别输出到地址产生电路，主相关处理电路，从相关处理电路，先入先出存贮器(FIFO)，比较定位及控制逻辑产生电路。上述图像匹配器，其中外部控制器接口电路主要由一个译码器、一个总线型三态门及两个锁存器组成，译码器输出的两个选通信号clk1和clk2分别输入两个锁存器的锁存时钟端，总线型三态门的输出与锁存器的输入端相连接，均接至外部控制器数据线。该外部控制器接口电路输出的多种控制信号包括比较开关信号(clean)、匹配结果读出允许信号(oe)、地址译码允许信号(cecoun)、图像分辨率控制信号(selclk)、总时钟开关(conlk)、搜索图像存储器读写控制信号(sel_r)，均连接到比较定位与控制逻辑产生电路的输入端；外部控制器接口电路输出的模板置换信号(le)和模板写入有效信号(mce)分别输出到主从相关电路；外部控制器接口电路输出的清零信号(fifors)和读有效信号(ren)连接至先入先出存贮电路(FIFO)。上述图像匹配器，其中比较定位电路主要由输入锁存模块、比较判断模块、锁存更新模块、地址锁存模块、地址计数模块、时钟转换模块组成，其中输入锁存模块是对用18位二进制数所表示的匹配度量值进行锁存，以确保比较操作期间数据稳定，该模块的输出分别与比较判断模块、锁存更新单元及时钟转换模块相连接；比较判断模块用于对输入锁存模块输入的前一个被锁存下来的数据进行比较，再将其锁存允许信号输入到锁存更新单元，对锁存数据进行更新；地址计数模块的输入、输出端分别与时钟转换模块和地址锁存模块相连接，该模块用于记录参与比较判断的匹配度量值的数目，以确定匹配度量值所对应的搜索区的坐标；地址锁存单元与锁存更新单元双向连接，用于对地址计数模块输入的地址计数值进行锁存，记录下新的更小的匹配度量值所对应的地址进行输出；时钟转换模块是将连续的输入时钟(CLK)转换为比较判断和地址计数时钟(DCLK)，该模块输出的地址计数时钟(DCLK)同时输入到地址计数模块和比较判断模块。上述图像匹配器，其中控制逻辑产生电路包括总时钟产生模块和译码模块组成，总时钟产生模块根据输入的像素时钟和外部时钟控制字产生主从相关处理模块运算时钟，先入先出存贮器(FIFO)读写时钟，外部搜索区图像存储器读写信号和输出允许控制信号；译码模块是将外部控制器发过来的地址译码，产生相应的地址产生器置初值允许信号。上述图像匹配器，其中的主相关电路主要由触发器、搜索区图像移位寄存器、子模板数据缓冲寄存器、子模板数据运算寄存器、运算单元、并行累加单元、从相关结果累加单元及与先入先出存贮器(FIFO)内运算结果累加单元组成；触发器将图像数据进行同步读入后进入搜索区移位寄存器形成数据窗，搜索区像素移位寄存器和子模板运算寄存器的输出数据共同进入运算单元得到搜索区图像和模板图像的差值绝对值输出，该输出值经并行累加单元得到搜索图与子模板图的灰度差累加后与从相关电路过来的运算结果并行累加，该并行累加结果再与从先入先出存贮器(FIFO)读出的前几次跌代的结果并行累加得到本次跌代结果输出。上述图像匹配器，其中的从相关电路主要由触发器、搜索区图像移位寄存器、子模板数据缓冲寄存器、子模板数据运算寄存器、运算单元、并行累加单元组成，触发器将图像数据进行同步读入后进入搜索区移位寄存器形成数据窗，搜索区像素移位寄存器和子模板运算寄存器的输出数据共同进入运算单元得到搜索区图像和模板图像的差值绝对值输出，该输出值经两路运算结果并行累加得到搜索图与子模板本文档来自技高网...

【技术保护点】
一种数字图像匹配器，包括地址产生电路，主相关处理电路，从相关处理电路，比较定位及控制逻辑产生电路，先入先出存贮器ＦＩＦＯ和外部控制器接口电路，其中：地址产生电路用于为搜索区像素提供外部存储地址和读入地址，并向外部控制器产生中断指示信 号，该电路输出四个搜索区像素的地址和中断信号连接至片外；主相关处理电路和从相关电路用于并行完成对每块小模板的流水线处理，同时对每块小模板数据进行两级缓存，实现各子模板的并行操作以及对输入的搜索区图像数据进行移位寄存，模拟模板图像在搜 索区内移动，该两主、从电路分别与外部输入的两路搜索区像素数据信号相连接；先入先出存贮电路（ＦＩＦＯ）用于存贮匹配运算的中间结果，并将该结果在计算下一块子模板的时候读出来进行累加，该电路通过数据总线分别与主相关处理模块和比较定位及控制 逻辑产生模块相连接；比较定位及控制逻辑电路用于对匹配结果进行比较判断确定最佳匹配点位置，同时产生有严格时序关系的时钟信号来同步外部搜索区图像存贮体的读写、流水线和先入先出存贮电路（ＦＩＦＯ）的读写，以及对图像的分辨率和图像模板的大小 进行控制，该电路将所确定最佳匹配点位置通过数据总线输入到外部控制器接口；外部控制器接口电路根据外部输入的控制器地址和数据产生相应的多种控制信号，这些控制信号分别输出到地址产生电路，主相关处理电路，从相关处理电路，先入先出存贮电路（Ｆ ＩＦＯ），比较定位及控制逻辑产生电路。...

【技术特征摘要】

【专利技术属性】
技术研发人员：王军宁，吴成柯，李波，肖鹏，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87[中国|西安]