一种应用于直流工作状态的数字电位器制造技术

本发明专利技术涉及数字电位器，提供了一种应用于直流工作状态的数字电位器。所述数字电位器包括数字逻辑单元和可变电阻器。数字逻辑单元进一步包括数字接口、易失性存储器、位置解码器。数字接口连接易失性存储器，易失性存储器连接位置解码器，位置解码器连接可变电阻器。数字电位器还可以包括连接数字接口的非易失性存储器，用于自动保存可变电阻器滑动端的位置，简化用户操作。可变电阻器两端接电压差大于一定数值的直流电压，电阻高端连接数字逻辑单元的电源线，电阻低端连接数字逻辑单元的地线，电阻高端和电阻低端分别作为数字逻辑单元的电源线和地线，这样可以减少数字电位器的封装管脚数和封装的尺寸，从而降低产品成本，节省系统空间。

【技术实现步骤摘要】

本专利技术涉及数字电位器，特别涉及应用于直流工作状态的数字电位器。
技术介绍
数字电位器，与机械电位器不同，它的滑动端的位置由内部数字寄存器的值控制。 N位的电位器就是把总电阻RHL等分为2η个小电阻，当数字寄存器的值为X时，连入W和L 之间的小电阻就有X个。所以改变寄存器的值就可以改变滑动端的位置，并一一对应。数 字电位器可根据存储器类别分为非易失性和易失性。易失性数字电位器在系统掉电后，以 前设置的滑动端的位置随之丢失；而非易失性数字电位器能够将滑动端的位置存储在非易 失性存储器里，系统上电后可以自动调用上次保存的滑动端的位置。使用非易失性数字电 位器，用户只需调整一次滑动端的位置，而易失性数字电位器则需在每次系统重新上电后 重新调整。非易失性数字电位器的系统框图如图1所示，接口可以是I2C、SPI或其它接口。从图1可以看出需要电源和地线提供给数字接口、存储器等几个部分工作。而机 械式电位器不需要控制逻辑，也就没有电源和地线。相对而言，数字式的电位器占用了较多 的系统资源。随着集成电路工艺尺寸的缩小，集成芯片的生产成本变得越来越低，从而封装 成本的比率变得越来越高。数字式电位器多出的电源和地线，增加了封装管脚，即提高了封 装成本。因此需要一种可以减少数字电位器的封装管脚数和封装尺寸的方法，从而降低产 品的成本，节省系统空间。
技术实现思路
本专利技术的目的在于提供一种应用于直流工作状态的数字电位器，旨在解决现有技 术的数字电位器占用封装管脚过多、封装尺寸过大以及成本过高的问题。为了实现专利技术目的，所述数字电位器包括数字逻辑单元和可变电阻器，所述的数 字逻辑单元进一步包括数字接口、易失性存储器、位置解码器，数字接口连接易失性存储 器，易失性存储器连接位置解码器，位置解码器连接可变电阻器，其特征在于，通过可变电 阻器的高端管脚、可变电阻器的低端管脚连接直流电压，可变电阻器的电阻高端连接数字 逻辑单元的电源线，可变电阻器的电阻低端连接数字逻辑单元的地线。优选地，所述数字逻辑单元还包括连接数字接口的非易失性存储器。优选地，所述数字逻辑单元要采用静态电流小于微安的电路实现。。优选地，所述数字接口是I2C、SPI或其它接口。优选地，所述直流电压的电压差大于集成电路制造工艺的NMOS和PMOS阈值的绝 对值之和。优选地，所述数字电位器还包括并联连接于可变电阻器高端和低端的储能电路。优选地，所述储能电路是电容。优选地，所述数字接口、易失性存储器、位置解码器和可变电阻器集成在同一块芯片上。优选地，所述非易失性存储器和储能电路也与数字接口、易失性存储器、位置解码 器和可变电阻器集成在同一块芯片上。本专利技术中可变电阻器两端接直流电压，通过将可变电阻器的电阻高端连接数字逻 辑单元的电源线，可变电阻器的电阻低端连接数字逻辑单元的地线，电阻高端和电阻低端 分别作为数字逻辑单元的电源线和地线，来减少数字电位器的封装管脚数，减小封装尺寸， 从而降低产品成本，节省系统空间。本专利技术还可以增加连接于数字接口的非易失性存储器 用于存储滑动端的位置，系统上电后自动调用上次保存的滑动端的位置。使用非易失性存 储器，用户只需调整一次滑动端的位置，无须每次系统重新上电后重新调整。附图说明图1是现有技术中的非易失性数字电位器系统框图；图2是本专利技术实施例提供的一种无须电源地的数字电位器；图3是本专利技术实施例提供的一种无须电源地并且有非易失性存储器的数字电位 器；图4是本专利技术实施例提供的一种用电容作为储能电路的数字电位器；图5是本专利技术实施例提供的一种用电容作为储能电路的并且有非易失性存储器 的数字电位器。具体实施例方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本专利技术，并 不用于限定本专利技术。请参阅图1所示，图1为现有技术中的非易失性数字电位器系统框图。所述数字 电位器系统包括非易失性存储器5、数字接口 1、易失性存储器2、位置解码器3和可变电阻 器4。非易失性存储器5连接数字接口 1，数字接口 1连接易失性存储器2，易失性存储器2 连接位置解码器3，位置解码器3连接可变电阻器4。从图1可以看出系统需要电源线和地 线提供给非易失性存储器5、数字接口 1、易失性存储器2和位置解码器工作。而机械式电 位器不需要控制逻辑，也就没有电源线和地线。相对而言，数字式电位器占用了较多的系统 资源。随着集成电路工艺尺寸的缩小，集成芯片的生产成本变得越来越低，从而封装成本的 比率变得越来越高。数字式电位器多出的电源线和地线，增加了封装管脚，即提高了封装成 本。本专利技术对于直流工作状态的数字电位器，可变电阻器4的两端接直流电压，只要 它们的电压差超过一定电压，就可以把可变电阻器4的两端分别当作电源线和地线，供给 内部电路工作。这个电压差随集成电路制造工艺而不同，通常要大于该工艺的NM0S和PM0S 阈值的绝对值之和，例如0. 5um的制程这个电压通常是1. 6V左右。图2示出了本专利技术实施例的一种无须电源地的数字电位器。数字电位器包括数字 接口 1、易失性存储器2、位置解码器3和可变电阻器4，它们集成在同一块芯片上。数字接 口 1连接易失性存储器2，易失性存储器2连接位置解码器3，位置解码器3连接可变电阻器4。通过可变电阻器4的高端管脚、可变电阻器4的低端管脚连接直流电压，可变电阻器 4的电阻高端连接数字逻辑单元6的电源线，可变电阻器4的电阻低端连接数字逻辑单元6 的地线，电阻高端和电阻低端分别作为数字逻辑单元6的电源线和地线。内部的数字逻辑 单元6采用无静态电流的电路(静态电流小于1微安即可视为无静态电流)实现可达到最 佳效果。本实施例要求可变电阻器4的两端有较强的驱动能力，在接口通信时能够提供内 部电路稳定的电压作为电源。本实施例无需电源线管脚和地线管脚，解决了现有技术中数 字电位器占用较多系统资源、管脚过多的问题。图3示出了本专利技术实施例的一种无须电源地并且有非易失性存储器的数字电位 器。数字电位器包括非易失性存储器5、数字接口 1、易失性存储器2、位置解码器3和可变 电阻器4，它们集成在同一块芯片上。非易失性存储器5连接数字接口 1，数字接口 1连接 易失性存储器2，易失性存储器2连接位置解码器3，位置解码器3连接可变电阻器4。通过 可变电阻器4的高端管脚、可变电阻器4的低端管脚连接直流电压，可变电阻器4的电阻高 端连接数字逻辑单元6的电源线，可变电阻器4的电阻低端连接数字逻辑单元6的地线，电 阻高端和电阻低端分别作为数字逻辑单元6的电源线和地线。与图2的区别在于，数字逻 辑单元6还包括非易失性存储器5，本实施例既解决了占用系统资源的问题又简化了用户 操作，无须每次系统重新上电后重新调整可变电阻器4滑动端的位置。如图2所示的实施例中如果可变电阻器4的两端驱动能力不够，就需要储能电路 7，最简单的储能电路7就是采用电容来存储电荷。图4示出了本专利技术实施例的一种用电容 储能的数字电位器，所述数字电位器包括数字接口 1、易失性存储器2、位置解码器3、可变 电阻器4和电容，它们集成在同一块芯片上。数字接口 1连接易失性存储器2，易失性存储 器2连接位置解码器3，位置解码器3连接可变本文档来自技高网...

【技术保护点】
一种应用于直流工作状态的数字电位器，包括数字逻辑单元（６）和可变电阻器（４），所述的数字逻辑单元（６）进一步包括数字接口（１）、易失性存储器（２）、位置解码器（３），数字接口（１）连接易失性存储器（２），易失性存储器（２）连接位置解码器（３），位置解码器（３）连接可变电阻器（４），其特征在于，通过可变电阻器（４）的高端管脚、可变电阻器（４）的低端管脚连接直流电压，可变电阻器（４）的电阻高端连接数字逻辑单元（６）的电源线，可变电阻器（４）的电阻低端连接数字逻辑单元（６）的地线。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓锦辉，刘桂云，胡小波，施爱群，
申请(专利权)人：辉芒微电子深圳有限公司，
类型：发明
国别省市：94[中国|深圳]