SATA快闪存储装置制造方法及图纸

本发明专利技术涉及一种以快闪存储器阵列结合一串行先进技术附加之技术而成的储存单元。此储存单元包括能接受读、写命令及为可擦除、非易失性的存储模块（简称为快闪存储模块）。该先进技术附加／快闪存储控制器经配置成用以提供串行先进技术附加与共同快闪存储器操作的功能性及兼容性，如程序设计读取及消除前述的组件。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，及特别有关于可擦除、可编程的非易失性存储模块，此存储模块连接至一使用SATA(串行先进技术附加，Serial Advanced Technology Attachment)的计算机总线的主平台。
技术介绍
可擦除、可编程的非易失性存储模块，以下简称为闪存或快闪装置，用于信息储存，为本领域技术人员所公知的现有技术。快闪装置包括快闪存储器(Flash Memory)，是由快闪式及浮点闸的晶体管组成。该快闪装置是相似于闪存的功能及性能的非易失性存储，与允许一电路内、可编程操作藉以擦除存储页面的额外功能。美国专利US 5,799,168号提出如上述的一种快闪装置，在此以引用的方式并入本文，以供参考。与传统磁盘储存装置相比较，快闪装置有较便宜及低耗电的优点。然而，在快闪装置中，先前已被写入过的存储区域作再写入操作时，不对该区域的页面先予以擦除是不实际的。此项限制会导致快闪装置与典型现有的操作系统程序不兼容，因为当数据先前已被写入时，除非该区域先被擦除，否则数据将不能被写入一快闪装置的存储区域内。又，一般的软件管理系统，如于1993年3月5日提出的美国专利第5,799,168号中所揭示(在此以引用的方式并入本文以供参考)，是用于管理快闪装置的功能。然而，这些快闪装置另有一限制。即，其必须是静态地连接于主平台，或使用PCMCIA(个人计算机存储卡国际协会)接口动态地连接及分离。上述现有技术均有使用困难及价格昂贵的缺点。以下为ATA(先进技术附加)、SCSI(小型计算机系统接口)、USB(通用序列总线)、P1394及SATA的I/O接口优劣比较I/O(输入/输出)接口必须分硬件与接口协议两方面来看，接口的硬件是用来承载电子或光的传送，一般多采用铜线或光纤；而协议则是用来定义连结的方法。目前用I/O接口来储存装置的协议，是以ATA、SCSI、USB与P1394为主。(1)ATA协议ATA协议是由数家硬盘制造商在1980年代末期成立的小型态因子委员会(SFFC)所制定，随着时间演进与技术的突破，ATA已从最初的ATA-1、ATA-2(EIDE)、ATA-3、ATA-4(UltraATA33)、ATA-5(UltraATA-66)发展到最新的ATA-6(UltraATA-100/133)。有许多人常将ATA与IDE(集成驱动电子)混淆，事实上IDE只是一种将硬盘控制器整合至硬盘内的观念，ATA才是一种接口的协议，不过有不少厂商将两者划上等号。ATA协议的最大优点就是能够有效地降低成本，但是，ATA硬盘的管理仍然非常依赖中央处理单元(CPU)，使中央处理单元的负担较重，(2)SCSI协议总线控制器执行许多工作，使中央处理单元的负担轻许多，因此对于需要多任务作业的服务器及RAID解决方案，SCSI硬盘是较佳的选择，ATA硬盘则较适用于单一使用者执行单一工作的环境。SCSI在连接外围设备数量、传输速度与稳定度等方面与IDE相比较都占有优势。连接外围数量部分，传输速度方面，SCSI传输速度从早期SCSI-1的5兆位/秒，到Fast SCSI的10兆位/秒、Ultra1 SCSI的20兆位/秒、Ultra1 Wide SCSI的40兆位/秒、Ultra1 2 SCSI的80兆位/秒即目前Ultra1160的160兆位/秒，一直都以倍数的速度在持续成长，而目前IDE已有ATA-133出现，跟SCSI相比虽仍逊色不少，不过两者的差距已有逐渐拉近的趋势。并且，SCSI具有严谨的标准规范，因此稳定度也较高，常被用于高阶服务器于工作站，不过使用SCSI的成本也较高，为其普及的一大阻力，因为对于一般文字处理与上网等活动，IDE其实已经足堪使用。(3)USB及P1394是个人计算机容易扩充(序列总线)外围的接口，低成本，但USB1.1版速度为12兆位/秒，USB 2.0版速度为480兆位/秒，P1394速度为400兆位/秒。(4)SATA结合ATA、SCSI、PCI总线及串行总线观念，在1.0版速度为1.5千兆位/秒，2.0版速度为3.0千兆位/秒，3.0版速度为6.0千兆位/秒。低成本、高速度，所以用在作快闪存储装置将是非常好的储存装置。SATA规格的订定，足以取代PATA的功能，除了软件能完全兼容外，它优于PATA之处有下列几点·主要的盒内储存连接(不在盒外)·SW(软件)与ATA全然透明(容易转换)·对主平台及装置均低针数·对(低)电压有利·支持低成本装置架构·与同等具有较高可规模度的ATA(数据率、队列、重迭)比较，有较高性能·较佳的导线连接/连接器(薄，有弹性的)·包括有效的电源传输·无软件依赖性。相对容易转换·适合活动使用的电源管理及电源消耗 ·允许发展路线(roadmap)扩展～10年·导线长度与ATA兼容(＜1m)·传输率比具有最佳可规模度的ATA(～150MB/s)还高·协议简单，几乎不影响整体效能·无同级间传输支持(只有往/来自主平台)·与在入门的同等平行ATA解决方案具成本竞争性(主平台+装置+导线)·以储存装置为主(无相机/扫描器/打印机)·容易装设/配置(即插即用、无跳线器、无外接终止器)·单一主平台(无多重启动器主平台或主平台/主平台网络)故SATA接口的闪存装置将来也必能取代传统的PATA(ParallelAdvanced Technology attachment即原ATA)的闪存装置。根据SATA标准建构的系统具有三个分别的、被定义的区域互连SATA、SATA装置及SATA主平台。互连SATA是SATA装置连接的对象及是SATA主平台沟通的对象。其相关组件包括介于SATA装置及主平台间的连接模型的总线技术。
技术实现思路
本专利技术提供一种快闪存储装置，其包括一个以上的快闪模块。该快闪模块是相映至一ASIC地址空间或有SATA定义的电接口及SATA定义的逻辑接口的控制器。此控制器/ASIC(此后称为控制器)根据SATA标准支持SATA功能，由此在SATA总线上支持列举，以及在SATA电缆上对SATA端点作数据接收及传送。此控制器亦对快闪存储装置支持功能及控制，及来自该主控制器的命令及数据封包的处理。该主控制器使用多个可能通讯协议之一，标准的或专利的，来对SATA快闪控制器发信号，以告知对下一个命令执行。因此，整个装置对主平台而言运作有如一动态地可外挂/可分离的非易失性储存装置。根据本专利技术，一SATA闪存装置提供用来连接至一SATA定义的总线，该SATA定义的总线包括至少一个用于储存数据的快闪存储模块；一连接器，其用于连接至该SATA定义的总线及自该SATA定义的总线传送及接收封包；一SATA控制器，其用来控制该至少一个快闪存储模块及根据收到自该SATA定义的总线的至少一个封包控制该SATA连接器，使得数据是被自该至少一个快闪存储模块读出及写入；一电接口，其用于连接至该SATA连接器及自该SATA连接器接收该封包作为多个电信号；一逻辑接口，其用于连接至该电接口及将该多个电信号译码为逻辑信号，该逻辑信号被传递至该至少一个快闪存储模块；一功能接口，其用于接收该逻辑信号，使得如果该逻辑信号代表一SATA功能封包，该功能接口根据该SATA功能封包送出一SATA命令至该SATA控制器；一本文档来自技高网...

【技术保护点】
一种用于连接至一串行先进技术附加（ＳＡＴＡ）定义的总线的串行先进技术附加快闪存储装置，该装置包括：（ａ）至少一个用于储存数据的快闪存储模块；（ｂ）一连接器，其用于连接至该ＳＡＴＡ定义的总线及自该ＳＡＴＡ定义的总线传送 及接收封包；（ｃ）一ＳＡＴＡ控制器，其用来控制该至少一个快闪存储模块、及根据收到自该ＳＡＴＡ定义的总线的至少一个封包控制该ＳＡＴＡ连接器，使得数据是被自该至少一个快闪存储模块读出及写入；（ｄ）一电接口，其用于连接至该 ＳＡＴＡ连接器及自该ＳＡＴＡ连接器接收该封包作为多个电信号；（ｅ）一逻辑接口，其用于连接至该电接口及将该多个电信号译码为逻辑信号，该逻辑信号被传递至该至少一个快闪存储模块；（ｆ）一功能接口，其用于接收该逻辑信号，使得 如果该逻辑信号代表一ＳＡＴＡ功能封包，该功能接口根据该ＳＡＴＡ功能封包送出一ＳＡＴＡ命令至该ＳＡＴＡ控制器；（ｇ）一应用封包分离器，其用于连接至该逻辑接口及接收该逻辑信号，该应用封包分离器自该逻辑信号分离至少一个封包；及 （ｈ）一应用命令解译器，其用于接收该至少一个封包及根据该至少一个封包决定一命令，该命令被传递至该ＳＡＴＡ控制器。...

【技术特征摘要】

【专利技术属性】
技术研发人员：翁茂贺，刘英哲，吴佳璋，
申请(专利权)人：信亿科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]