中断信号控制系统与控制方法技术方案

一种中断信号控制系统，设置于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，其中该中断信号控制系统包含：一第一输出输入中断控制装置，电连接于该第一外围装置与该南桥芯片，其根据该 第一外围装置所发出的一第一中断信号的触发而产生一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；一第二输出输入中断控制装置，电连接于该第二外围装置与该北桥芯片，其根据该第二外围装置所发出的一第二中断信号的触发而产生 一中断状态指示信息；以及一中断状态指示路径，信号连接于该第二输出输入中断控制装置与该南桥芯片之间，其是用以将该中断状态指示信息传送到该南桥芯片，进而使该南桥芯片可解除该中央处理器的省电状态。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，尤其是设置与应用于一计算机系统中的。
技术介绍
省电机制在计算机系统的运用上相当广泛，而应用于中央处理器(CPU)上的省电模式则被分成相当多的层级与种类(例如先进组态与电力接口(Advanced Configuration and Power Interface，简称ACPI)规格中所定义的C1、C2与C3等模式)，但其目的不外乎是用以减少能源消耗并提供较低温稳定的电路操作环境。而在一般的结构下(请参见图1所示的常用计算机系统结构示意图)，计算机系统的中央处理器(CPU)1由省电模式中恢复到正常运作的机制是由芯片组中的南桥芯片(South Bridge，简称SB)2所管理。以下步骤是简单地说明计算机系统中的中央处理器(CPU)1如何进入C2或C3省电模式以及由C2或C3省电模式再恢复正常工作的步骤如下1.当计算机系统的操作系统(Operating System，简称OS)要进入省电模式时，中央处理器1便发布一个省电模式指令(Sleep Command)到南桥芯片2。2.当南桥芯片2中的停止时钟控制模块(STPCLK control module)20收到该省电模式指令时，立即产生(assert)一停止时钟信号(STPCLK#)并通过一停止时钟信号接脚21传到中央处理器1。3.当该停止时钟信号(STPCLK#)产生时，中央处理器1就通过中央处理器1、北桥芯片(North Bridge，简称NB)3及南桥芯片2间的数据总线传送一停止许可特殊指令(STPGNT)到南桥芯片2。4.当南桥芯片2接收到该停止许可特殊指令(STPGNT)时，中央处理器1连同整个计算机系统就会都进入到省电模式。5.当第一外围装置4通过一中断信号接脚40发出中断信号(interrupt)到南桥芯片2时，其是由南桥芯片2中的中断控制装置22接收，再由中断控制装置22发出一唤醒信号以触发该停止时钟控制模块(STPCLK control module)20以解除(de-assert)所产生的停止时钟信号(STPCLK#)。6.当该停止时钟信号接脚21上的停止时钟信号(STPCLK#)被解除了，中央处理器1便可连同整个计算机系统从省电模式恢复到正常工作模式。但为了根据外围装置数目的不断增加以及提升系统整体效能，计算机系统结构的设计不断产生改变。请参见图2所示，其具有多个输出输入先进可编程中断控制器(Input Output Advanced Programmable Interrupt Controller，简称IOAPIC)的新一代计算机系统结构示意图，其与常用一般计算机系统结构的不同处在于北桥芯片3上更增设如计算机周边连结总线桥接装置(PCI to PCIBridge)5的桥接装置，藉以连接新增的外围装置(如图中所示的第二外围装置6)以及提高系统效能。而其中第一输出输入先进可编程中断控制器(IOAPIC)25是位于南桥芯片2中，至于第二输出输入先进可编程中断控制器(IOAPIC)50则设置于如图所示的计算机周边连结总线桥接装置(PCI to PCIBridge)5的桥接装置中。因此，当中央处理器1处于C2或C3的省电模式而第一外围装置4通过一中断信号接脚40发出中断信号(interrupt)到南桥芯片2时，南桥芯片2中的第一输出输入先进可编程中断控制器(IO APIC)25便接收该中断信号并发出一唤醒信号以触发该停止时钟控制模块(STPCLK control module)20以解除(de-assert)所产生的停止时钟信号(STPCLK#)，同时该第一输出输入先进可编程中断控制器(IO APIC)25亦发出信息信号中断(message signaled interrupt，简称MSI)，而以内存写入指令(memory write cycle)型态存在的一中断信息(interrupt message)，该中断信息再通过南桥芯片2、北桥芯片3及中央处理器1间的数据总线传送到中央处理器1。但是，当中央处理器1处于C2或C3的省电模式而第二外围装置6通过一中断信号接脚60发出一中断信号(interrupt)到计算机周边连结总线桥接装置(PCI to PCI Bridge)5时，计算机周边连结总线桥接装置(PCI to PCI Bridge)5中的第二输出输入先进可编程中断控制器(IO APIC)50接收到该中断信号后亦会发出信息信号中断(message signaled interrupt，简称MSI)，而以内存写入指令(memory write cycle)型态存在的一中断信息(interrupt message)，但由于该中断信息的目的地同为中央处理器1，因此该该中断信息仅通过北桥芯片3及中央处理器1间的数据总线便传送到中央处理器1，而无法传递至南桥芯片2来触发该停止时钟控制模块(STPCLK control module)20以解除(de-assert)所产生的停止时钟信号(STPCLK#)。因此在此新一代系统状态下，连接在计算机周边连结总线桥接装置(PCI to PCI Bridge)5上的第二外围装置6并无法有效地将计算机系统由省电模式唤醒恢复到正常工作模式。而如何有效解决以上常用手段的问题，为本专利技术的主要目的。
技术实现思路
本专利技术涉及一种中断信号控制系统，设置于一计算机系统中，该计算机系统具有一中央处理器、一北桥芯片、一南桥芯片、一第一外围装置以及一第二外围装置，而该中断信号控制系统包含一第一输出输入中断控制装置，电连接于该第一外围装置与该南桥芯片，其根据该第一外围装置所发出的一第一中断信号的触发而产生一唤醒信号至该南桥芯片，进而使该南桥芯片解除该中央处理器的省电状态；一第二输出输入中断控制装置，电连接于该第二外围装置与该北桥芯片，其根据该第二外围装置所发出的一第二中断信号的触发而产生一中断状态指示信息；以及一中断状态指示路径，信号连接于该第二输出输入中断控制装置与该南桥芯片之间，其是用以将该中断状态指示信息传送到该南桥芯片，进而使该南桥芯片可解除该中央处理器的省电状态。根据上述构想，本专利技术所述的中断信号控制系统，其中该第一输出输入中断控制装置是整合于该南桥芯片中。根据上述构想，本专利技术所述的中断信号控制系统，其中该南桥芯片中具有一停止时钟控制模块，该停止时钟控制模块通过一停止时钟信号接脚电连接至该中央处理器，进而利用该停止时钟信号接脚上的一停止时钟信号的产生或解除来进行该中央处理器省电状态的切换。根据上述构想，本专利技术所述的中断信号控制系统，其中该中断状态指示路径为一中断状态指示接脚，电连接于该第二输出输入中断控制装置与该停止时钟控制模块之间，其用以将该中断状态指示信息传送到该停止时钟控制模块，进而可解除该停止时钟信号接脚上的该停止时钟信号。根据上述构想，本专利技术所述的中断信号控制系统，其中该第二输出输入中断控制装置是整合于一总线桥接装置中，该总线桥接装置是电连接于该第二外围装置与该北桥芯片之间。根据上述构想，本专利技术所述的中断信号控制系统，其中该中断状态指示路径是由该总线桥接装置与该北桥芯片间的一第一数据总线以及该北桥芯片与该南桥芯片间的一第二数据总线所构成，其用以将该中断状态指示信息传送到该停止时钟控制本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：何宽瑞，黄宗庆，钟健平，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：