【技术实现步骤摘要】
本专利技术通常涉及利用用于测试的设计(DFT)技术的逻辑设计和测试领域。具体的，本专利技术涉及利用扫描或建立自测试(BIST)技术用于集成电路的逻辑测试和诊断领域。背景随着集成电路的复杂性的增加，在获得非常高的错误覆盖的同时最小化测试成本变得越来越重要。尽管在过去几十年中用于次百万门设计的传统有基扫描方法已非常成功的满足了这些目标，但对于超过现在百万门的有基扫描设计，在合理的造价下获得这样高的错误覆盖就变得非常困难。这主要是由于它需要将扫描图案存储于自动测试设备(ATE)上的大量测试数据存储量的事实。此外，测试数据存储量的增加还导致与测试实施时间相关的成本相应增加。解决该问题的传统方法集中于在ATE上添加更多的存储器或截去部分扫描数据图案。但这些方法不能充分地解决该问题。这是因为前一种方法增加了附加成本但不能解决电路的错误覆盖，而后一种方法牺牲了电路的错误覆盖来节省测试成本。为了解决该问题，已经提出了许多现有的用于测试设计的(DFT)技术。这些解决方法集中于增加内部扫描链的数量，以减小测试数据量并因此不增加测试实施时间，并且在一些情况下同时减小或消除外部可达...
【技术保护点】
具有接受影像虚拟扫描图案的传输扫描输入的传输器，其通过所述传输扫描输入接收虚拟扫描图案，用于产生传输扫描图案以测试有基于扫描的集成电路，有基于扫描的集成电路包括多路扫描链、每个扫描链包括串联连续连接的多个路扫描单元，所述传输器包括： ａ）包括一个或多个逻辑门的组合逻辑网络包括一个或多个逻辑门，逻辑门包括ＡＮＤ门、ＯＲ门、ＮＡＮＤ门、ＮＯＲ门、ＸＯＲ门、ＸＮＯＲ门、多路转换器、缓冲器、转换器或上面结构的任意组合。
【技术特征摘要】
US 2002-1-16 60/348,383;US 2003-1-10 10/339,6671.具有接受影像虚拟扫描图案的传输扫描输入的传输器，其通过所述传输扫描输入接收虚拟扫描图案，用于产生传输扫描图案以测试有基于扫描的集成电路，有基于扫描的集成电路包括多路扫描链、每个扫描链包括串联连续连接的多个路扫描单元，所述传输器包括a)包括一个或多个逻辑门的组合逻辑网络包括一个或多个逻辑门，逻辑门包括AND门、OR门、NAND门、NOR门、XOR门、XNOR门、多路转换器、缓冲器、转换器或上面结构的任意组合。2.权利要求1的传输器，进一步包括使用第一扫描连接器将两个选择出的扫描链结合并成一个长扫描链，其中所述第一扫描连接器是缓冲器、转换器或锁定元件，该锁定元件包括转换器和存储器元件，比如D触发器或D锁存器。3.权利要求1的传输器，进一步包括将第二扫描连接器插入选择出的扫描链中以减小或消除所述选择出的扫描链对其它选择出的扫描链的之间相互依赖性，其中所述第二扫描连接器进一步包括一个或多个备用扫描单元。4.权利要求1的传输器，进一步包括传输所述虚拟影像虚拟扫描图案至所述传输器的传输扫描输入，并传输通过所述传输器产生的所述传输扫描图案至在所述有基于扫描的集成电路中的所述扫描链的选择出的扫描数据输入。5.权利要求1的传输器，进一步包括存储将所述虚拟影像虚拟扫描图案存储进ATE(自动测试设备)中，传输所述虚拟影像虚拟扫描图案至所述传输器并传输通过所述传输器产生的所述传输扫描图案至所述有基于扫描的集成电路以用于测试制造错误，该错误包括所述有基于扫描的集成电路内部的粘连错误、过渡错误、路径延迟错误、IDDQ(IDD静态电流)错误和桥接错误。6.权利要求1的传输器，进一步包括有选择地的将所述传输器向内或向外设置所述传输器在至所述有基于扫描的集成电路的内部或外部。7.具有传输扫描输入的接受影像虚拟扫描图案的传输扫描输入的传输器，其通过所述传输扫描输入接收虚拟扫描图案，以及虚拟影像虚拟扫描输入用于产生传输扫描图案以测试有基于扫描的集成电路，有该基于扫描的集成电路包括多路扫描链、每个扫描链包括串联连续连接的多个路扫描单元，所述传输器包括a)用于在每个移位周期过程中或在测试期间控制所述传输器的操作的虚拟影像虚拟扫描控制器；b)包括一个或多个逻辑门的组合逻辑网络包括一个或多个逻辑门，逻辑门包括AND门、OR门、NAND门、NOR门、XOR门、XNOR门、多路转换器、缓冲器、转换器或上面结构的任意组合。8.权利要求7的传输器，进一步包括使用第一扫描连接器将两个选择出的扫描链结合并成一个长扫描链，其中所述第一扫描连接器是缓冲器、转换器或锁定元件，锁定元件包括转换器和存储器元件，比如D触发器或D锁存器。9.权利要求7的传输器，进一步包括将第二扫描连接器插入选择出的扫描链中以减小或消除所述选择出的扫描链对其它选择出的扫描链的之间相互依赖性，其中所述第二扫描连接器进一步包括一个或多个备用扫描单元。10.权利要求7的传输器，进一步包括使用第三扫描连接器以将选择出的扫描链分离成两个或多个短扫描链，或将两多个选择出的扫描链结合并成一个长扫描链，其中所述第三扫描连接器进一步包括一个或多个多路转换器，并且以及其中通过所述虚拟影像虚拟扫描控制器控制所述多路转换器。11.权利要求7的传输器，其中所述虚拟影像虚拟扫描控制器进一步包括一个或多个缓冲器或转换器。12.权利要求7的传输器，其中所述虚拟影像虚拟扫描控制器是解码器。13.权利要求7的传输器，其中所述虚拟影像虚拟扫描控制器是包括比如D触发器或D锁存器的一个或多个存储器元件的有限状态机器，其中在测试开始之前对所述有限状态机器装载预定状态。14.权利要求13的传输器，其中所述虚拟影像虚拟扫描控制器是移位寄存器。15.权利要求7的传输器，进一步包括传输所述虚拟影像虚拟扫描图案至所述虚拟影像虚拟扫描输入和所述传输器的所述传输扫描输入，并传输通过所述传输器产生的所述传输扫描图案至在所述有基于扫描的集成电路中的所述扫描链的选择出的扫描数据输入。16.权利要求7的传输器，进一步包括将存储所述虚拟影像虚拟扫描图案存储进ATE(自动测试设备)中，传输所述虚拟影像虚拟扫描图案至所述传输器并传输通过所述传输器产生的所述传输扫描图案至所述有基于扫描的集成电路以用于测试制造错误，该错误包括所述有基于扫描的集成电路内部的粘连错误、过渡错误、路径延迟错误、IDDQ(IDD静态电流)错误和桥接错误。17.权利要求7的传输器，进一步包括有选择地的将所述传输器向内或向外设置所述传输器在至所述有基于扫描的集成电路内部或外部。18.接受存储进入ATE(自动测试设备)的虚拟影像虚拟扫描图案的系统，其用于产生传输扫描图案以测试有基于扫描的集成电路、传输器，有基于扫描的集成电路包含多路扫描链、每个扫描链包括串联连续连接的多个路扫描单元，扫描链连接至传输器，所述系统包括a)在所述ATE和所述有基于扫描的集成电路之间设置的所述传输器；b)传输存储于进所述ATE中的新的所述虚拟影像虚拟扫描图案至所述传播器以用于产生所述传播扫描图案，从而测试在所述有基于扫描的集成电路中的制造错误；c)将所述有基于扫描的集成电路的测试响应与预期测试响应进行比较；以及d)重复步骤(b)到(c)直至适合预定限制标准。19.权利要求18的系统，其中所述传输器是组合逻辑网络，该组合逻辑网络包括一个或多个逻辑门，逻辑门包括AND门、OR门、NAND门、NOR门、XOR门、XNOR门、多路转换器、缓冲器、转换器或上面结构的任意组合。20.权利要求19的系统，其中所述传输器进一步包括使用多个扫描连接器连接所述组合逻辑网络的输出至在有基于扫描的集成电路中的选择出的扫描链输入，其中所述多个扫描连接器包括一个或多个缓冲器、转换器、锁定元件，每个锁定元件包括比如D触发器或D锁存器的转换器和存储器元件、备用扫描单元、多路转换器或上面结构的任一组合。21.权利要求19的系统，其中所述传输器进一步包括利用虚拟影像虚拟扫描控制器控制所述组合逻辑网络，其中所述虚拟影像虚拟扫描控制器在每个移位周期过程中或在测试期间控制所述传输器的操作。22.权利要求21的系统，其中所述虚拟影像虚拟扫描控制器进一步包括一个或多个缓冲器或转换器。23.权利要求21的系统，其中所述影像虚拟扫描控制器是解码器。24.权利要求21的系统，其中所述虚拟影像虚拟扫描控制器是包括比如D触发器或D锁存器的一个或多个存储器元件的有限状态机器，其中在测试开始之前对所述有限状态机器装载预定状态。25.权利要求24的系统，其中所述虚拟影像虚拟扫描控制器是移位寄存器。26.权利要求18的系统，进一步包括有选择地将所述传输器设置所述传输器至在所述有基于扫描的集成电路内部或所述ATE之内。27.权利要求18的系统，其中所述有基于扫描的集成电路的测试响应与预期测试响应的所述比较进一步包括使用用于压缩实所述有基于扫描的集成电路的选择出的输出以进行比较，其中利用在所述ATE中的模拟有选择地的模拟所述压缩实工具，或将所述压缩实工具设置于所述有基于扫描的集成电路和所述ATE之间。28.权利要求27的系统，其中所述压缩实工具是可选择的XOR网络或多路输入信号寄存器(MISR)，其中所述多路输入信号寄存器(MISR)进一步包括多个XOR门和多个存储器元件，比如D触发器或D锁存器。29.权利要求27的系统，其中所述压缩实工具进一步包括使用掩膜网络使能够或不能够测试或诊断选择出的扫描链中的选择出的扫描单元，其中所述掩膜网络包括一个或多个AND门。30.权利要求27的系统，其中将所述压缩实工具有选择设置于所述有基于扫描的集成电路内部或所述ATE之内。31.权利要求18的系统，其中选择所述传输扫描图案以测试所述制造错误，该错误包括所述有基于扫描的集成电路内部的粘连错误、过渡错误、路径延迟错误、IDDQ(IDD静态电流)错误和桥接错误。32.接受存储进入ATE(自动测试设备)的虚拟影像虚拟扫描图案的系统，其用于产生传输扫描图案以测试有基于扫描的集成电路、传输器，有基于扫描的集成电路包含多路扫描链、每个扫描链包括串联连续连接的多个路扫描单元，扫描链连接至传输器，所述系统包括a)利用模拟，模拟所述ATE中的所述传输器；b)施加存储进所述ATE中的新的所述虚拟影像虚拟扫描图案以利用模拟的传输器模型产生所述传输扫描图案；c)传输通过所述ATE中的所述传输器产生的所述传输扫描图案至所述有基于扫描的集成电路中的所述扫描链，以用于测试在所述有基于扫描的集成电路中的制造错误；d)将所述有基于扫描的集成电路的测试响应与预期测试响应进行比较；以及e)重复步骤(b)到(d)直至适合预定限制标准。33.权利要求32的系统，其中所述传输器是组合逻辑网络，该组合逻辑网络包括一个或多个逻辑门，逻辑门包括AND门、OR门、NAND门、NOR门、XOR门、XNOR门、多路转换器、缓冲器、转换器或上面结构的任意组合。34.权利要求33的系统，其中所述传输器进一步包括使用多个扫描连接器连接所述组合逻辑网络的输出至在有基于扫描的集成电路中的选择出的扫描链输入，其中所述多个扫描连接器包括一个或多个缓冲器、转换器、锁定元件，每个锁定元件包括比如D触发器或D锁存器的转换器和存储器元件、备用扫描单元、多路转换器或上面结构的任一组合。35.权利要求33的系统，其中所述传输器进一步包括利用虚拟影像虚拟扫描控制器控制所述组合逻辑网络，其中所述虚拟影像虚拟扫描控制器在每个移位周期过程中或在测试期间控制所述传输器的操作。36.权利要求35的系统，其中所述虚拟影像虚拟扫描控制器进一步包括一个或多个缓冲器或转换器。37.权利要求35的系统，其中所述虚拟影像虚拟扫描控制器是解码器。38.权利要求35的系统，其中所述虚拟影像虚拟扫描控制器是包括比如D触发器或D锁存器的一个或多个存储器元件的有限状态机器，其中在测试开始之前对所述有限状态机器装载预定状态。39.权利要求38的系统，其中所述虚拟影像虚拟扫描控制器是移位寄存器40.权利要求32的系统，其中所述有基于扫描的集成电路的测试响应与预期测试响应的所述比较进一步包括使用用于压缩实所述有基于扫描的集成电路的选择出的输出以进行比较，其中利用在所述ATE中的模拟有选择的模拟所述压缩实工具，或将所述压缩实工具设置于所述有基扫描集成电路和所述ATE之间。41.权利要求40的系统，其中所述压缩实工具是可选择的XOR网络或多路输入信号寄存器(MISR)，其中所述多路输入信号寄存器(MISR)进一步包括多个XOR门和多个存储器元件，比如D触发器或D锁存器。42.权利要求40的系统，其中所述压实压缩工具进一步包括使用掩膜网络使能够或不能够测试或诊断选择出的扫描链中的选择出的扫描单元，其中所述掩膜网络包括一个或多个AND门。43.权利要求40的系统，其中将所述压实压缩工具有选择设置于所述有基于扫描的集成电路内部或所述ATE之内。44.权利要求32的系统，其中选择所述传输扫描图案以测试所述制造错误，该错误包括所述有基扫描基于扫描的集成电路内部的粘连错误、过渡错误、路径延迟错误、IDDQ(IDD静态电流)错误和桥接错误。45.重新排序扫描单元的方法，其用于产生传输扫描图案以测试有基扫描基于扫描的集成电路，有基扫描基于扫描的集成电路包含多路扫描链、每个扫描链包括串联连续连接的多路扫描单元，扫描链连接至传输器，所述方法包括步骤a)施加在RTL(寄存器传送水平)或代表所述有基扫描基于扫描的集成电路的门水平上的HDL(硬件描述语言)模拟编码至时序电路模型中；b)基于所述传输器的设计在选择出的扫描链上施加初始扫描次序和一组扫描次序限制；c)传输所述时序电路模型进入等效组合电路模型；d)依照初始扫描次序和所述扫描次序限制在所述选择出的扫描链中的选择出的扫描单元上实施输入尖峰分析；以及e)产生最佳扫描次序以最小化定位于相同移位周期上的所述选择出的扫描链上的选择出的扫描单元的之间依赖性。46.权利要求45的方法，进一步包括依照所述最佳扫描次序，重新排序在所述选择出的扫描链中的选择出的扫描单元。47.权利要求46的方法，进一步包括插入一个或多个备用扫描单元进入所述选择出的扫描链以进一步最小化或消除选择出的扫描单元与其它选择出的扫描链的之间依赖性。48.产生传输扫描图案以通过传输器测试有基于扫描的集成电路的方法，有基于扫描的集成电路包含多路扫描链、每个扫描链包括串联连续连接的多路扫描单元，扫描链连接至传输器，所述方法包括步骤a)施加在门水平上代表有基于扫描的集成电路的HDL(硬件描述语言)模拟编码至时序电路模型中；b)基于在每个移位周期或在测试期间的指配于所述传输器之上的预定值，施加一组扫描次序限制于选择出的扫描单元之上；c)传输所述时序电路模型进入等效组合电路模型；d)依照所述一组输入限制产生所述传输扫描图案；以及e)再次指配一组新的输入限制并重复步骤(d)直至适合预定的限制标准。49.权利要求48的方法，其中依照所述组输入限制产生所述传输扫描图案进一步包括利用选择出的一组随机图案作为所述传输扫描图案在所述等效组合电路模型之上实施随机图案错误模拟。50.权利要求48的方法，其中依照所述一组输入限制产生所述传输扫描图案进一步包括在所述等效组合电路模型之上实施组合ATPG(自动测试图案产生)以产生所述传...
【专利技术属性】
技术研发人员：王荣腾，王信博，温晓青，林孟祺，林仕鸿，叶大嘉，蔡森炜，KS埃布德尔哈非茨，
申请(专利权)人：美国华腾科技股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。