在自-测试和扫描-测试期间检测或查找交叉时钟域故障的多-捕获为测试而设计的系统技术方案

一种方法和设备，用于提供经排序的捕获时钟（１１１，１１４，１１７，１２０），以在自－测试或扫描－测试模式中在集成电路或电路组件（１３３）中检测或查找在Ｎ个时钟域（ＣＤ１，ＣＤ２，ＣＤ３，ＣＤ４）中的故障以及交叉任何两个时钟域（ＣＣＤ１，ＣＣＤ２，ＣＣＤ３，ＣＣＤ４）的故障，其中Ｎ＞１，以及每个域具有多个扫描存储单元（ＳＣ）。所述方法和设备允许在位移操作期间产生Ｎ个伪随机或预定激励（１０９），并装载到集成电路或电路组件中的Ｎ个时钟域中的所有扫描存储单元，在捕获操作期间把经排序的捕获时钟序列（ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４）施加到Ｎ个时钟域中的所有扫描存储单元，在压缩／比较操作期间，压缩或比较所有扫描存储单元的Ｎ个输出响应（１１０），用于进行分析，以及重复上述过程，直到到达预定的限制标准。进一步开发一种计算机辅助设计（ＣＡＤ）系统，以实现方法和合成设备。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及嵌入为测试而设计(DFT)技术的集成电路或电路组件中的逻辑设计的测试。尤其，本专利技术涉及在集成电路或电路组件的自—测试或扫描—测试期间检测和查找每个时钟域中的逻辑故障和与任何两个时钟域交叉的逻辑故障。
技术介绍
在本说明书中，使用术语集成电路来描述嵌入为测试而设计(DFT)技术的芯片或MCM(多芯片模块)。认为术语电路组件和印制电路板是可互换的。术语电路组件包括印制电路板以及其它类型的电路组件。电路组件是集成电路的组合。制造所产生的组合以形成物理或功能单元。一般，集成电路或电路组件包含两个或多个系统时钟，每个时钟控制被称为时钟域的一个模块或逻辑块。每个系统时钟或是直接来自基本输入(边缘引脚/连接器)或是在内部产生。这些系统时钟可以在完全无关的频率(时钟速度)上、在相互的分谐波上、在相同频率但是不同时钟移位上或在上述的混合上进行操作。由于在这些系统时钟之间的时钟移位，当使用自—测试或扫描—测试之类的为测试而设计技术时，与两个时钟域之间的功能相关联的故障(被称为交叉时钟域故障)极可能变得难于测试。在最坏的情况中，当这些交叉时钟域故障蔓延到接收时钟域时，可能完全阻塞该本文档来自技高网...

【技术保护点】
一种方法，用于提供经排序的捕获时钟，以在自－测试模式中，在集成电路或电路组件中检测或查找Ｎ个时钟域中的故障和交叉任何两个时钟域的故障，其中，Ｎ＞１，并且每个域具有多个扫描存储单元，所述方法包括下列步骤：　　　　（ａ）在移位操作期间，在所述集成电路或电路组件中产生Ｎ个伪随机激励，并装载到在所述Ｎ个时钟域中的所有所述扫描存储单元；　　　　（ｂ）在捕获操作期间，把经排序的捕获时钟序列施加到所述Ｎ个时钟域中的所有所述扫描存储单元；　　　　（ｃ）在压缩操作期间，把所有所述扫描存储单元的Ｎ个输出响应压缩成签名；以及　　　　（ｄ）重复步骤（ａ）－（ｃ），直到到达预定的限制标准，其中，（ａ）和（ｃ）实质上同时...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王荣腾，许博清，高士嘉，林孟祺，王信博，赵浩然，温晓青，
申请(专利权)人：美国华腾科技股份有限公司，
类型：发明
国别省市：US[美国]