具有衬底集成部件的微电子封装制造技术

实施例可以涉及微电子封装或其管芯，所述微电子封装包括与衬底的面耦合的管芯、逻辑单元或子系统。电感器可以定位在衬底中。电磁干扰(EMI)屏蔽元件可以定位在衬底内并且包围电感器。可以描述或要求保护其他实施例。

【技术实现步骤摘要】
具有衬底集成部件的微电子封装
技术介绍
可能期望分立的管芯，并且特别是将彼此通信耦合或通信耦合到RF系统级封装(SiP)上的其他管芯的射频(RF)相关的管芯，例如功率放大器(PA)。通常，这种SiP使用引线接合和二维(2D)集成方案来将各种管芯彼此耦合。附图说明图1描绘了根据各种实施例的具有衬底集成部件的示例性微电子封装。图2描绘了根据各种实施例的具有衬底集成部件的示例性微电子封装的示例性俯视图。图3描绘了根据各种实施例的具有衬底集成部件的示例性微电子封装的示例性俯视图。图4描绘了根据各种实施例的具有衬底集成部件的示例性微电子封装的示例性俯视图。图5描绘了根据各种实施例的具有衬底集成部件的示例性微电子封装的示例性俯视图。图6描绘了根据各种实施例的封装内电感器的示例性视图。图7描绘了根据各种实施例的具有衬底集成部件的替代示例性微电子封装。图8描绘了根据各种实施例的用于制造具有衬底集成部件的微电子封装的示例性技术。图9是根据各种实施例的可以包括具有衬底集成部件的微电子封装的集成电路(IC)器本文档来自技高网...

【技术保护点】
1.一种微电子封装，包括：/n具有多个层的衬底；/n与所述衬底的面耦合的管芯；/n电感器，所述电感器定位在所述衬底中并且在所述管芯的管芯阴影内；以及/n电磁干扰(EMI)屏蔽元件，所述电磁干扰(EMI)屏蔽元件定位在所述衬底内并且包围所述电感器。/n

【技术特征摘要】
20191127 US 16/697,6991.一种微电子封装，包括：
具有多个层的衬底；
与所述衬底的面耦合的管芯；
电感器，所述电感器定位在所述衬底中并且在所述管芯的管芯阴影内；以及
电磁干扰(EMI)屏蔽元件，所述电磁干扰(EMI)屏蔽元件定位在所述衬底内并且包围所述电感器。


2.根据权利要求1所述的微电子封装，其中，所述电感器包括定位在所述衬底的两个层中的金属元件。


3.根据权利要求1所述的微电子封装，其中，所述电感器包括所述封装衬底的第一层中的导电元件、所述封装衬底的第二层中的导电元件以及所述封装衬底的第三层中的导电元件，并且其中，所述第一层和所述第二层的所述导电元件通过沟槽过孔电耦合。


4.根据权利要求1所述的微电子封装，其中，所述EMI屏蔽元件包括所述衬底内的穿衬底过孔(TSV)。


5.根据权利要求1至4中任一项所述的微电子封装，其中，所述EMI屏蔽元件还包围所述管芯。


6.根据权利要求1至4中任一项所述的微电子封装，其中，所述管芯是功率放大器(PA)或声波谐振器(AWR)。


7.根据权利要求1至4中任一项所述的微电子封装，其中，所述多个层包括第一子组的层，其中，所述第一子组的层中的各个层具有第一z高度，并且所述多个层包括第二子组的层，其中，所述第二子组的层中的各个层具有第二z高度。


8.根据权利要求1至4中任一项所述的微电子封装，其中，所述微电子封装具有小于300微米(“micron”)的z高度。


9.一种用于射频(RF)前端模块(FEM)中的管芯，其中，所述管芯包括：
衬底；
与所述RFFEM的第一功能相关的第一子系统，其中，所述第一子系统与所述衬底耦合；
与所述RFFEM的第二功能相关的第二子系统，其中，所述第二子系统与所述衬底耦合；以及
沟槽过孔，所述沟槽过孔位于所述衬底...

【专利技术属性】
技术研发人员：G·多吉阿米斯，A·阿列克索夫，F·艾德，T·卡姆嘎因，J·M·斯旺，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US