【技术实现步骤摘要】
本专利技术涉及一种内存管理装置及方法,且特别涉及一种可跟踪内存存取情形以提升命中率及减少内存存取延迟的存储页管理装置及方法。
技术介绍
在今日多任务的计算机操作系统中,每一内存主控电路(memory master)的连续数个存取动作大都在内存中的某一个地址区域,因此如何使内存主控电路的存取内存的耗费时间(overhead)降至最少以及减少存取的延迟时间(latency),变成目前最重要的课题。常见的同步动态随机存取内存(Synchronous Dynamic Random AccessMemory,简称SDRAM)最多有4个副区块(sub-bank),因为每个副区块仅可开启一个存储页,也就是最多可以开启4个存储页,因此常见的内存控制器针对每个存储区块(bank)设计固定的控制电路来分别管理DRAM的存储页,例如最多可以同时开启2个存储页或4个存储页,则要有4组控制电路。换句话说,用以跟踪内存存取的常见的存储页管理装置中,包括一具有多个存储页的内存,以及一具有及多个储存单元的页暂存电路,用以供储存多个存储页的地址数据,其中每一该储存单元存放一个存储页的地址数据, ...
【技术保护点】
一种用以跟踪内存存取的存储页管理装置,用以跟踪一具有N个存储页的内存单元的存取历史数据,包括: 一管理装置用以管理该N个存储页,更进一步包括: 一页暂存电路用以储存K个储存单元,其中每一该储存单元存放着对映N个存储页其中之一页的地址数据;以及 一利用率暂存电路,耦接至该页暂存电路,用以监视是该储存单元的使用情形; 其中该页缓存器的储存单元的数目K少于系统存储页的数目N。
【技术特征摘要】
US 2002-4-3 10/115,7801.一种用以跟踪内存存取的存储页管理装置,用以跟踪一具有N个存储页的内存单元的存取历史数据,包括一管理装置用以管理该N个存储页,更进一步包括一页暂存电路用以储存K个储存单元,其中每一该储存单元存放着对映N个存储页其中之一页的地址数据;以及一利用率暂存电路,耦接至该页暂存电路,用以监视是该储存单元的使用情形;其中该页缓存器的储存单元的数目K少于系统存储页的数目N。2.如权利要求1所述的用以跟踪内存存取的存储页管理装置,其中该管理装置更进一步包括一比较电路,耦接至该页暂存电路,用以接受一存取地址,并根据该存取地址与该页暂存电路的数据的比较结果,输出一命中信号(hitsignal),当该存取地址命中(hit)该页暂存电路中储存知该存储页的地址数据之一时,激活(activated)该命中信号。3.如权利要求2所述的用以跟踪内存存取的存储页管理装置,其中该管理装置还包括一确认电路(validity-checking unit),耦接至该页暂存电路,用以判断该储存单元的储存数据是否有效。4.一种用以跟踪内存存取的存储页管理系统,用以跟踪一内存单元的存取历史数据,包括一内存,该内存具有N个存储页;一用以管理该N个存储页的管理装置,该管理装置具有一包括K个储存单元的页暂存电路以及,其中每一该储存单元存放一个存储页的地址数据;一利用率暂存电路,该利用率暂存电路耦接至该页暂存电路,用以控制该储存单元的使用情形;其中页缓存器的储存单元的数目K少于系统存储页的数目N。5.如权利要求4所述的用以跟踪内存存取的存储页管理装置,其中该管理装置还包括一比较电路,耦接至该页暂存电路,用以接受一存取地址,并根据该存取地址与该页暂存电路的数据的比较结果,输出一命中信号(hitsignal),当该存取地址命中(hit)该页暂存电路中储存的该存储页的地址数据之一时,激活(activated)该命中信号。6.如权利要求5所述的用以跟踪内存存取的存储...
【专利技术属性】
技术研发人员:赖瑾,高智国,
申请(专利权)人:威盛电子股份有限公司,
类型:发明
国别省市:71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。