具有自动针脚短接配置的集成电路制造技术

一种用于安装到系统板上的可配置集成电路，包括：多个程序选择针脚，当在所述系统板上安装所述集成电路时，所述多个程序选择针脚中的每一个都处于预设的固定状态；第一配置针脚，与将要调节的集成电路参数相关联，当所述集成电路被安装到所述 系统板上时，所述第一配置针脚与所述多个程序选择针脚中的一个相连接；确定装置，用于确定所述第一配置针脚与所述多个程序选择针脚中的哪一个相连；以及配置电路，用于响应于所述确定装置对所述参数进行调节。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总的来说涉及集成电路领域，具体说来涉及内部参数的配置。
技术介绍
集成电路或“芯片”通常安装在最终安装于成品中的系统板上。通常，不同的生产商购买集成电路用于几种(或多种)不同的成品。因此，在特殊的产品中，单芯片设计必须是已经调好或配置好的，以实现最佳性能。此外，由于其他部件的公差和其他不准确度，当在系统板上安装芯片时，能够对每个芯片进行配置是非常重要的。人们将意识到，对于相似的应用来使用单独的芯片设计是不切实际的。但是，在过去，已经不切实际地利用外部部件来精调芯片。一项现有技术要求将指定的芯片针脚连接到具有选定值的外部固定部件上，以向具体的芯片参数提供必要的调节。另一项技术需要使用能够反复调整直至芯片达到期望性能指标的外部可调部件。在另一项技术中，与电路微调部件并联的内部保险丝被熔断，来获得目标值。针脚短接技术已经用于测试芯片。将其他不使用的针脚连接到外部地线或电压，从而使芯片置于测试模式或普通操作模式。然而，仍然需要一种具有廉价而且高效的内部参数配置方法的集成电路。
技术实现思路
本专利技术提供了一种可以针对具体应用来对一个或多个内部参数进行自动配置的集成电路。该集成电路包括多个程序选择针脚，每一个都处于预设的固定状态；以及至少一个与将要调节的参数相关联的配置针脚。安装有集成电路的系统板(也叫主板)上的跳线将各个配置针脚的安装焊盘与所选择的程序选择针脚的安装焊盘相连接。因此，当将集成电路往系统板上安装时，每个配置针脚接收内部配置电路所检测的选定值，并调节相应的参数。除了配置功能以外，任一程序选择针脚还具有其他的功能，本专利技术考虑并在实际中利用了这些其他功能，从而减少甚至去掉了那些一旦配置好芯片后就不再使用的特殊针脚。优选地，每一个配置针脚都是一个数字输入端口(或数字输入/输出端口)。当系统板加电或重启时，芯片内部的处理器扫描每个配置针脚以确定它们的值。然后，处理器相应地对内部寄存器进行设置，完成配置过程后，芯片即开始正常操作。附图说明图1为示出可结合本专利技术的示例性集成电路的数据流的高电平功能图；图2为示出程序选择针脚和校准针脚的图1中集成电路的方框图；以及图3为图1的集成电路在系统板电路环境下的方框图。具体实施例方式示例性集成电路的功能概述图1为示出可结合本专利技术的示例性集成电路100的数据流的高电平功能图。所示的特殊芯片100为具有脉冲输出的低成本功率/电能集成电路，由Cirrus Logic有限公司设计，产品号为CS5462。芯片100可精确测量并计算用于单相的二线或三线功率计量应用的能量，并能驱动机械计数器。虽然该应用中将使用CS5462 100作为示例性芯片来说明本专利技术，但是这样的说明不应认为是一种限制；相反，本专利技术可以与其他各种芯片相结合。CS5462 100包括两个Δ-∑模数转换器(ADC)102和104，一个用于接收电流输入，另一个用于接收电压输入；以及相连的数字滤波器106和108。经过滤波后，瞬时电压和电流的数字码通过校准、增益和频率选择电路200进行数值调节。最后，所得到的信号通过包括一个输出端EOUT(每个脉冲表示预设的能量级别)和一个第二输出端EDIR(每个脉冲表示相应的EOUT脉冲的符号)的电能-脉冲率转换器110来进行处理。这些脉冲输出可以用于驱动例如功率表中的机械计数器。芯片100内的各个电路级(例如校准、增益选择、和频率选择)可以调整至最佳性能。在传统集成电路中，这种调整可以通过将针脚与外部电位计或定值部件连接来进行。但是，本专利技术的芯片通过使用自动内部配置电路而避免了这种方法。可以看到，本专利技术不排除使用外部配置部件。在一个实施方式中，这种部件可以补充配置电路。或者，系统板设计人员可以完全放弃或绕过配置电路。但是，这种嵌入到集成电路中的电路的存在为系统板设计者提供了多种选择。程序选择针脚和配置针脚的描述图2为示出配置电路200及程序选择针脚和配置针脚的图1的集成电路100的方框图。显然，芯片100包括针对传统功能的单用途针脚(例如，电流和电压输入端202和204)、模拟电压输入和接地针脚206和208、重启端210、以及脉冲输出端212。多用途程序选择针脚也加入了附加的传统功能，包括数字电压输入和接地针脚P1214和P5216，以及第二脉冲输出端P4218。单用途程序选择针脚P2220和P3222没有关联任何传统功能。芯片100还包括四个配置针脚增益选择针脚224、频率选择针脚226、以及两个校准针脚CAL0 228和CAL1 230。各个配置针脚224～230通过系统板上的跳线连接到程序选择针脚P1～P5 214～222中的一个。当向芯片100加电或重启芯片100时，配置电路200进入配置模式，并通过代码(刻入在ROM中，并通过内部处理器执行)引导来扫描增益、频率、CAL1、和CAL2针脚，并确定每个针脚上的数值。以这些数值为基础，配置电路随后设置以下参数与电流ADC 102相连的可编程增益放大器114的增益；电能-脉冲率转换器110的频率；以及发送到转换器110的电压和电流数字代码的校准调节。利用五个程序选择针脚和四个配置针脚，可得到总共54＝625种组合。在完成配置之后，芯片100经过精确地设置而满足预期的技术要求，并进入正常操作模式。配置过程增益配置芯片100的电压输入端204处的增益放大器116具有固定的10×增益。但是，在电流输入端处的可编程增益放大器(PGA 114)可提供五个满额度输入电平选项中的一个。因此，利用模拟输入端VA+206和模拟接地端AGND 208上的单相+5V输入，输入通道202和204都将可以提供-0.25V～+5V(MA+)的普通模式信号电平。用户可选择增益范围为10×、12.5×、25×、50×、或100×中的一个，分别对应于±250mV、±200mV、±100mV、±50mV、以及±25mV，使得用户可在电流通道202上获得不同的输入范围。如表1所示，将增益配置针脚224与五个程序选择针脚214～222中的一个相连可将PGA 114设置为期望的增益。表1 频率配置EOUT和EDIR输出针脚212和218的脉冲频率的设置与通过配置电路200对电能-脉冲转换器110的调节类似。再次参照表1，将频率配置针脚224与五个程序选择针脚214～222中的一个相连，可将转换器110设置为五个脉冲频率(1Hz、2Hz、4Hz、8Hz、10Hz)中的一个。内部校准CS5462 100被设计成允许用户利用容易使用的数字项校准芯片100(不过，如前所述，芯片100也可以利用外部部件校准)。表1的1列和2列表示不同的校准项。校准针脚CAL0 228和CAL1 230都可以连接五个程序选择针脚214～222中的任何一个，从而在52＝25个可能的步骤中可获得总共±6％的校准范围。为了确定程序选择针脚与CAL0 228和CAL1 230是如何组合的，用户可向未经校准的芯片100的输入端202和206施加已知电流和已知电压。对输出进行测量，并使其处于预期能量值的一定百分比以内。随后，将CAL0 228和CAL1 230连接到合适的程序选择针脚214～222上，从而使输出变为预期的值。如果希望EOUT针脚212的脉冲频率为8Hz，并且电流通本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于安装到系统板上的可配置集成电路，包括多个程序选择针脚，当在所述系统板上安装所述集成电路时，所述多个程序选择针脚中的每一个都处于预设的固定状态；第一配置针脚，与将要调节的集成电路参数相关联，当所述集成电路被安装到所述系统板上时，所述第一配置针脚与所述多个程序选择针脚中的一个相连接；确定装置，用于确定所述第一配置针脚与所述多个程序选择针脚中的哪一个相连；以及配置电路，用于响应于所述确定装置对所述参数进行调节。2.根据权利要求1所述的集成电路，其中，所述配置电路包括用于调节可编程增益放大器的增益的电路。3.根据权利要求1所述的集成电路，其中，所述配置电路包括用于调节所述集成电路的输出的脉冲频率的电路。4.根据权利要求1所述的集成电路，其中，所述配置电路包括用于调节所述集成电路的输入的容许量范围的电路。5.根据权利要求1所述的集成电路，其中所述参数可调节为多个预设调节值中的一个，每一个所述调节值都与所述程序选择针脚中的一个相关联；以及所述配置电路包括调节装置，用于以与所述第一配置针脚所连接的程序选择针脚相对应的预设调节值相等的量调节所述参数。6.根据权利要求1所述的集成电路，进一步包括第二配置针脚，其中所述第一和第二配置针脚都与将要调节的所述集成电路的参数相关联；以及所述确定装置包括用于确定所述第一和第二配置针脚与所述多个程序选择针脚中的哪个相连接的装置。7.根据权利要求6所述的集成电路，其中所述程序选择针脚的个数等于x；所述参数可调节为x2个预设调节值中的一个；所述配置电路包括用于以等于下面的两个值之和的量来调节所述参数的装置x2个调节值中第一组x个与连接到所述第一配置针脚的程序选择针脚相对应的调节值，加上x2个调节值中第二组x个与连接到所述第二配置针脚的程序选择针脚相对应的调节值。8.根据权利要求1所述的集成电路，进一步包括y个配置针脚，所述y个配置针脚包括所述第一配置针脚，并与包括第一参数的z个调节参数相关联这里y≥z，其中，所述确定装置包括用于确定所述多个配置针脚的每一个与所述多个程序选择针脚中的哪一个连接的装置。9.根据权利要求8所述的集成电路，其中所述程序选择针脚的个数等于x；所述第一配置针脚与所述z个参数中的第一个相关联；所述第一参数可调节为第一组预设调节值中的x个预设调节值中的一个，所述第一组中的所述x个调节值中的每一个都与所述x个程序选择针脚中的一个相关联；以及所述配置电路包括用于以与连接到所述第一配置针脚的程序选择针脚相对应的所述第一组中的预设调节值相等的量调节所述第一参数的装置。10.根据权利要求9所述的集成电路，其中所述y个配置针脚中的第二个与所述z个参数中的第二个相关联；所述z个参数中的所述第二个可调节为第二组预设调节值中的x个预设调节值中的一个；以及所述配置电路包括用于以与连接到所述第二配置针脚的程序选择针脚相对应的所述第二组值中的预设调节值相等的量调节所述第二参数的装置。11.根据权利要求10所述的集成电路，其中所述y个配置针脚中的第三和第...

【专利技术属性】
技术研发人员：弗兰克·登布雷耶恩，戴维·迈克尔·比文，威廉斯·詹姆斯·托克，威廉·F·加尔代，
申请(专利权)人：塞瑞斯逻辑公司，
类型：发明
国别省市：