屏蔽栅沟槽功率器件的制造方法技术

在本发明专利技术提供的一种屏蔽栅沟槽功率器件的制造方法，通过执行第一干法刻蚀工艺以去除部分所述栅极材料层，以及执行第二干法刻蚀工艺以形成栅极，其中，所述第一干法刻蚀工艺为各向异性刻蚀；所述第二干法刻蚀工艺为各向同性刻蚀；各向同性刻蚀工艺，减少了垂直方向上的刻蚀作用，极大缓解了多晶硅上表面的凹陷，增大了多晶硅栅极的剩余厚度，减轻了后续连接孔刻穿多晶硅栅极的风险，同时由于各向同性刻蚀较小的偏置电压，反应离子气体对多晶硅表面的轰击作用变弱，减少了多晶硅表面粗糙度，提高了屏蔽栅沟槽功率器件的性能。

【技术实现步骤摘要】
屏蔽栅沟槽功率器件的制造方法
本专利技术涉及集成电路制造领域，特别涉及一种屏蔽栅沟槽功率器件的制造方法。
技术介绍
沟槽金属氧化物半导体场效应晶体管(TrenchMOSFET)是一种垂直结构功率器件，因其输入阻抗高、驱动功率低等特点，在电子管理模块、汽车电子、通讯产品等领域具有广泛应用。在分裂栅/屏蔽栅型沟槽(SplitGateTrench)MOSFET的制作过程中，需要在深沟槽内形成两层多晶硅栅极结构，通常采用如下步骤：首先，通过蚀刻技术在衬底中形成深沟槽；接着，在深沟槽内沉积第一层多晶硅；接着，对深沟槽内的多晶硅进行干法蚀刻，去除表面的多晶硅和深沟槽内的一部分多晶硅；接着，通过热氧化生成一层栅氧化层；接着，沉积第二层多晶硅将深沟槽再次填满；然后通过干法刻蚀的方法，去除衬底表面的多晶硅，沟槽内留下的多晶硅作为栅极。然而，由于多晶硅生长方法上的局限，沉积的第二层多晶硅上表面容易出现凹陷(对应硅槽位置)，以及，由于对多晶硅的干法刻蚀为各向异性，多晶硅上表面的凹陷会传递下来，造成多晶硅栅极厚度变薄，增大了后续的连接孔刻蚀(Contact-E本文档来自技高网...

【技术保护点】
1.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，包括/n提供衬底，所述衬底中形成有沟槽和栅极材料层，所述栅极材料层覆盖所述衬底并填满所述沟槽，并且所述沟槽上方的栅极材料层具有凹陷；/n执行第一干法刻蚀工艺以去除部分所述栅极材料层，其中，所述第一干法刻蚀工艺为各向异性刻蚀；以及，/n执行第二干法刻蚀工艺以形成栅极，其中，所述第二干法刻蚀工艺为各向同性刻蚀。/n

【技术特征摘要】
1.一种屏蔽栅沟槽功率器件的制造方法，其特征在于，包括
提供衬底，所述衬底中形成有沟槽和栅极材料层，所述栅极材料层覆盖所述衬底并填满所述沟槽，并且所述沟槽上方的栅极材料层具有凹陷；
执行第一干法刻蚀工艺以去除部分所述栅极材料层，其中，所述第一干法刻蚀工艺为各向异性刻蚀；以及，
执行第二干法刻蚀工艺以形成栅极，其中，所述第二干法刻蚀工艺为各向同性刻蚀。


2.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，所述第二干法刻蚀工艺的偏置电压小于所述第一干法刻蚀工艺的偏置电压。


3.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，所述第一干法刻蚀工艺的刻蚀气体为SF6和Cl2，所述第二干法刻蚀工艺的刻蚀气体为HBr、Cl2、CF4。


4.如权利要求3所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，所述第一干法刻蚀工艺的偏置电压100Vb-150Vb，所述第二干法刻蚀工艺的偏置电压30Vb-50Vb。


5.如权利要求1所述的屏蔽栅沟槽功率器件的制造方法，其特征在于，所述栅极材料层表面还生长有自然氧化层，在执行第一干法刻蚀工艺之前还包括：执行第三干法刻蚀...

【专利技术属性】
技术研发人员：杨伟杰，孟凡顺，易芳，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：广东;44