一种沟槽栅功率器件及其制备方法技术

本申请实施例中提供了一种沟槽栅功率器件及其制备方法，所述沟槽栅功率器件的制备方法包括：在半导体基板中形成沟槽栅型MOS结构，所述沟槽栅型MOS结构包括体区、第一沟槽、第二沟槽、第一绝缘层、第二绝缘层、第三绝缘层、第一多晶硅、第二多晶硅、源区以及第四绝缘层；依次沉积停止层和层间介质层；对所述层间介质层、所述停止层以及所述第一绝缘层进行刻蚀，形成第一接触孔；对所述第一沟槽周围的体区和所述第一接触孔的底部进行刻蚀；对所述第一沟槽周围的体区表面进行掺杂形成接触区。采用本申请中的方案，可以通过在主单元区域统一制作导电层实现电极的引出，从而减小工艺控制难度，提高成品率，减小制造成本。

【技术实现步骤摘要】
一种沟槽栅功率器件及其制备方法
本申请涉及半导体
，具体地，涉及一种沟槽栅功率器件及其制备方法。
技术介绍
功率半导体器件是电力电子系统进行能量转换和控制的基本电子元器件，电力电子技术的不断发展为功率半导体器件开拓了广泛的应用领域，以MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属氧化物半导体场效晶体管)和IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)为标志的功率半导体器件是当今电力电子器件领域的主流。MOSFET和IGBT的栅极结构包括沟槽型和平面型。沟槽型栅极通常是通过在沟槽侧壁生长栅氧化层并填充多晶硅而形成，这种栅极结构提高了功率半导体器件平面面积的利用效率，使得单位面积可获得的沟道宽度和电流密度更大，从而使器件获得更大的电流导通能力，因而具有沟槽型栅极的功率半导体器件已被广泛应用于电机调速、逆变器、电源、电子开关、音响、汽车电器等多种领域。主流的具有沟槽型栅极的功率半导体器件，都是采用多个元胞按照一定步距重复并最终并联的设计。在摩尔定律的驱使下，单位面积的元胞数量最终决定了器件的性能，因而在制造能力允许的范围内，需要尽可能地压缩沟槽和接触孔的尺寸以尽可能地减小元胞的尺寸。步距变小对设备提出了更高的要求，比如光刻沟槽和接触孔时需要使用具有248nm甚至更短波长光源的深紫外光刻机台以刻蚀出工艺尺寸的沟槽和接触孔。此外步距变小还要求制备沟槽和接触孔的两次光刻图形具有更高的套刻精度，带来工艺控制难度大、成品率下降、制造成本高等诸多问题。
技术实现思路
本申请实施例中提供了一种沟槽栅功率器件及其制备方法，用于解决制备功率半导体器件工艺控制难度大、成品率下降、制造成本高的问题。根据本申请实施例的第一个方面，提供了一种功率半导体器件的制备方法，包括：在半导体基板中形成沟槽栅型MOS结构，沟槽栅型MOS结构包括：自半导体基板表面延伸至半导体基板内的体区；穿过体区并延伸至半导体基板内的第一沟槽和第二沟槽，第二沟槽的宽度大于第一沟槽的宽度；位于体区表面的第一绝缘层；位于第一沟槽内壁的第二绝缘层；位于第二沟槽内壁的第三绝缘层；填充第一沟槽的第一多晶硅，第一多晶硅表面低于体区表面；填充第二沟槽并覆盖第一绝缘层部分表面的第二多晶硅，第二沟槽的水平投影落入第二多晶硅的水平投影内；位于第一沟槽周围的体区表面和体区侧面的源区，源区的掺杂类型和体区的掺杂类型相反；位于第一多晶硅表面的第四绝缘层；在第一绝缘层表面、第四绝缘层表面以及第二多晶硅表面依次沉积停止层和层间介质层，停止层完全填充第一沟槽；对层间介质层、停止层以及第一绝缘层进行刻蚀，以暴露出第一沟槽周围的体区表面，保留第一沟槽内的停止层作为覆盖结构，并形成第一接触孔，第一接触孔暴露出第二多晶硅的部分表面；对第一沟槽周围的体区和第一接触孔的底部进行刻蚀，以去除第一沟槽周围的体区表面的源区，并形成栅极接触孔，栅极接触孔的底部超出第一绝缘层的表面；对第一沟槽周围的体区表面进行掺杂形成接触区，接触区的掺杂类型和体区的掺杂类型相同。进一步地，在半导体基板中形成沟槽栅型MOS结构，包括：对半导体基板进行掺杂形成体区；对体区进行刻蚀形成第一沟槽和第二沟槽；生长第一绝缘层、第二绝缘层以及第三绝缘层；对第一沟槽和第二沟槽进行多晶硅填充与回刻，相应形成第一多晶硅和第二多晶硅；对第一沟槽周围的体区表面和体区侧面进行掺杂形成源区；生长第四绝缘层。进一步地，对第一沟槽周围的体区表面和体区侧面进行掺杂形成源区，包括：对体区进行离子注入，离子入射方向与体区法线之间的夹角为30度～45度。进一步地，对层间介质层、停止层以及第一绝缘层进行刻蚀，包括：对层间介质层进行刻蚀，以暴露出位于第一沟槽正上方的停止层，并形成第二接触孔，第二接触孔暴露出位于第二多晶硅上方的停止层的部分表面；对停止层和第一绝缘层进行刻蚀，以暴露出第一沟槽周围的体区表面，保留第一沟槽内的停止层作为覆盖结构，并形成第一接触孔。进一步地，在对第一沟槽周围的体区表面进行掺杂之后，还包括：在整个器件表面依次沉积阻挡金属层和正面金属层；对正面金属层和阻挡金属层进行刻蚀，以形成第一电极结构和第二电极结构，第一电极结构至少覆盖覆盖结构、源区以及接触区，第二电极结构至少填充栅极接触孔。进一步地，上述制备方法还包括：对半导体基板进行减薄；在减薄后的半导体基板背面沉积背面金属层。根据本申请实施例的第二个方面，提供了一种沟槽栅功率器件，包括：半导体基板；自半导体基板表面延伸至半导体基板内的体区，体区包括第一区域和第二区域，第二区域表面设置有第一绝缘层；穿过第一区域并延伸至半导体基板内的第一沟槽，第一沟槽的内壁设置有第二绝缘层，第二绝缘层超出第一区域的表面，第一沟槽内自下而上依次设置有第一多晶硅、第四绝缘层和覆盖结构，第四绝缘层的表面低于第一区域的表面，第一沟槽周围的体区侧面设置有源区，源区的掺杂类型和体区的掺杂类型相反，第一沟槽周围的体区表面设置有接触区，接触区的掺杂类型和体区的掺杂类型相同；依次穿过第一绝缘层和第二区域并延伸至半导体基板内的第二沟槽，第二沟槽的宽度大于第一沟槽的宽度，第二沟槽的内壁设置有第三绝缘层，第二沟槽内填充有第二多晶硅，第二多晶硅覆盖第一绝缘层部分表面，第二沟槽的水平投影落入第二多晶硅的水平投影内；依次设置在第二多晶硅表面的停止层和层间介质层；依次穿过层间介质层和停止层并延伸至第二多晶硅内的栅极接触孔，栅极接触孔的底部高于第一绝缘层的表面。进一步地，第一区域表面低于第二区域表面，覆盖结构的表面和第二区域表面在同一平面内。进一步地，覆盖结构超出第一区域表面的高度与源区宽度的比值为1：1～10：1。进一步地，上述沟槽栅功率器件还包括：至少覆盖覆盖结构、源区以及接触区的第一电极结构，第一电极结构包括第一阻挡金属层和第一正面金属层，第一阻挡金属层位于覆盖结构的表面、源区的表面以及接触区的表面，第一正面金属层位于第一阻挡金属层表面；至少填充栅极接触孔的第二电极结构，第二电极结构包括第二阻挡金属层和第二正面金属层，第二阻挡金属层位于栅极接触孔内壁，第二正面金属层位于第二阻挡金属层表面。采用本申请实施例中提供的沟槽栅功率器件及其制备方法，通过保留位于maincell区域的第一沟槽内的停止层作为覆盖结构，并在第一沟槽周围的体区侧面形成源区，使得第一沟槽周围的体区可以不通过多个小尺寸的接触孔连接正面金属层，而是通过统一制作导电层实现电极的引出。由于不需要单独制作小尺寸的接触孔，因而减少了器件制备对高端半导体装备，尤其是高精度光刻机的苛刻要求，或者说是降低了对高精度光刻机的依赖。并且，大尺寸的接触孔对金属化填充孔洞的工艺要求降低，无需使用金属插塞、CMP平坦化等本文档来自技高网...

【技术保护点】
1.一种沟槽栅功率器件的制备方法，其特征在于，包括：/n在半导体基板中形成沟槽栅型MOS结构，所述沟槽栅型MOS结构包括：自所述半导体基板表面延伸至所述半导体基板内的体区；穿过所述体区并延伸至所述半导体基板内的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；位于所述体区表面的第一绝缘层；位于所述第一沟槽内壁的第二绝缘层；位于所述第二沟槽内壁的第三绝缘层；填充所述第一沟槽的第一多晶硅，所述第一多晶硅表面低于所述体区表面；填充所述第二沟槽并覆盖所述第一绝缘层部分表面的第二多晶硅，所述第二沟槽的水平投影落入所述第二多晶硅的水平投影内；位于所述第一沟槽周围的体区表面和体区侧面的源区，所述源区的掺杂类型和所述体区的掺杂类型相反；位于所述第一多晶硅表面的第四绝缘层；/n在所述第一绝缘层表面、所述第四绝缘层表面以及所述第二多晶硅表面依次沉积停止层和层间介质层，所述停止层完全填充所述第一沟槽；/n对所述层间介质层、所述停止层以及所述第一绝缘层进行刻蚀，以暴露出所述第一沟槽周围的体区表面，保留所述第一沟槽内的停止层作为覆盖结构，并形成第一接触孔，所述第一接触孔暴露出所述第二多晶硅的部分表面；/n对所述第一沟槽周围的体区和所述第一接触孔的底部进行刻蚀，以去除所述第一沟槽周围的体区表面的源区，并形成栅极接触孔，所述栅极接触孔的底部超出所述第一绝缘层的表面；/n对所述第一沟槽周围的体区表面进行掺杂形成接触区，所述接触区的掺杂类型和所述体区的掺杂类型相同。/n...

【技术特征摘要】
1.一种沟槽栅功率器件的制备方法，其特征在于，包括：
在半导体基板中形成沟槽栅型MOS结构，所述沟槽栅型MOS结构包括：自所述半导体基板表面延伸至所述半导体基板内的体区；穿过所述体区并延伸至所述半导体基板内的第一沟槽和第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；位于所述体区表面的第一绝缘层；位于所述第一沟槽内壁的第二绝缘层；位于所述第二沟槽内壁的第三绝缘层；填充所述第一沟槽的第一多晶硅，所述第一多晶硅表面低于所述体区表面；填充所述第二沟槽并覆盖所述第一绝缘层部分表面的第二多晶硅，所述第二沟槽的水平投影落入所述第二多晶硅的水平投影内；位于所述第一沟槽周围的体区表面和体区侧面的源区，所述源区的掺杂类型和所述体区的掺杂类型相反；位于所述第一多晶硅表面的第四绝缘层；
在所述第一绝缘层表面、所述第四绝缘层表面以及所述第二多晶硅表面依次沉积停止层和层间介质层，所述停止层完全填充所述第一沟槽；
对所述层间介质层、所述停止层以及所述第一绝缘层进行刻蚀，以暴露出所述第一沟槽周围的体区表面，保留所述第一沟槽内的停止层作为覆盖结构，并形成第一接触孔，所述第一接触孔暴露出所述第二多晶硅的部分表面；
对所述第一沟槽周围的体区和所述第一接触孔的底部进行刻蚀，以去除所述第一沟槽周围的体区表面的源区，并形成栅极接触孔，所述栅极接触孔的底部超出所述第一绝缘层的表面；
对所述第一沟槽周围的体区表面进行掺杂形成接触区，所述接触区的掺杂类型和所述体区的掺杂类型相同。


2.根据权利要求1所述的制备方法，其特征在于，在半导体基板中形成沟槽栅型MOS结构，包括：
对所述半导体基板进行掺杂形成所述体区；
对所述体区进行刻蚀形成所述第一沟槽和所述第二沟槽；
生长所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层；
对所述第一沟槽和所述第二沟槽进行多晶硅填充与回刻，相应形成所述第一多晶硅和所述第二多晶硅；
对所述第一沟槽周围的体区表面和体区侧面进行掺杂形成所述源区；
生长所述第四绝缘层。


3.根据权利要求2所述的制备方法，其特征在于，对所述第一沟槽周围的体区表面和体区侧面进行掺杂形成所述源区，包括：
对所述体区进行离子注入，离子入射方向与所述体区法线之间的夹角为30度～45度。


4.根据权利要求1所述的制备方法，其特征在于，对所述层间介质层、所述停止层以及所述第一绝缘层进行刻蚀，包括：
对所述层间介质层进行刻蚀，以暴露出位于所述第一沟槽正上方的停止层，并形成第二接触孔，所述第二接触孔暴露出位于所述第二多晶硅上方的停止层的部分表面；
对所述停止层和所述第一绝缘层进行刻蚀，以暴露出所述第一沟槽周围的体区表面，保留所述第一沟槽内的停止层作为所述覆盖结构，并形成所述第一接触孔。


5...

【专利技术属性】
技术研发人员：周源，方宇，王超，朱林迪，常东旭，梁维佳，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：北京;11