多时钟域微处理器制造技术

本发明专利技术提供了一种多时钟域（ＭＣＤ）微体系结构（１００）。所述微体系结构使用全局异步、本地同步（ＧＡＬＳ）时钟方式。在ＭＣＤ微处理器中，每个功能块（１１０、１２０、１３０和１４０）利用单独生成的时钟运行，并且同步电路确保可靠的域内同步。这样，在每个域的设计中使用完全同步设计实践。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及微处理器，更具体地说，涉及具有多个时钟域的微处理器。
技术介绍
近年来，对更高的微处理器性能的不断需求已导致时钟频率的空前增长。尽管2000年奔腾III微处理器突破了1GHz大关，但是，当前出货的奔腾IV处理器已2GHz了。现在，由于可靠性和性能问题，在连续的工艺代(process generation)中，连线尺寸不能象晶体管尺寸那样被缩小。这些频率和尺寸的发展趋势的结果是微处理器的时钟频率日益受到线路延迟的限制，以至于最近某些微处理器(例如，奔腾IV[14])已使用专门用于在整个芯片中移动信号的流水线级。此外，在将来的系统中存在一个日益增长的挑战，即，要在不断变大的管芯中分发时钟，以增加锁存器的数目，同时满足日益降低的时钟偏斜预算(clock skew budget)。工业研究人员会不可避免地得出结论为了继续时钟频率增加的当前步伐，微处理器设计者将最终不得不放弃单时钟全局同步系统(singly clocked globally synchronous system)，进而选择某些异步形式[8，24]。尽管单纯的异步系统与对等的同步系统相比，具有更高的性能和更低的功耗这种潜力，但是，主要的公司还是不愿意完全迁移到异步设计方法。不情愿这样作的两个主要原因在于相对于同步域中的设计工具而言异步设计工具尚不成熟；放弃已成功地用来创造了许多代微处理器产品的成熟设计基础设施的费用和风险。然而，许多现有的同步设计的确采用了有限数量的异步设计。例如，数种微处理器系统以与处理器核心不同的频率运行存储器总线，以便允许单个系统容纳多个不同频率的处理器。在这种双时钟域系统中，每个双时钟域中的逻辑是使用传统的同步设计方法设计的。公知的高可靠的技术被用来同步两个域之间的通信，虽然存在额外的延迟代价。由于连线缩放的两难状况还导致另一种趋势用仅需要本地连线的替换方法来替换需要长的全局连线的微体系结构技术。该方法既提高了时钟频率，也提高了将来工艺代中设计的可扩展性。例如，在包括Alpha 21164和21264[11，20]、以及UltraSPARC III[17]在内的许多微处理器中，使用全局连线来停滞多个前流水线级(early pipelinestage)已被取消指令和再起动流水线的重放阱(replay trap)的使用所替代。尽管以此方式清除流水线需要额外的重加载周期，但是，由于不再需要全局连线，所以获得了较高的时钟频率，和更易扩展的实现。UltraSPARC III的设计者通过创建6个消除了单元之间的大多长连线、彼此相对独立运行的功能块，从而完全采用了这种方法[17]。括号中的标号参考下面的参考文献[1]D.H.Albonesi.Dynamic IPC/Clock Rate Optimization.Proceedings of the 25th International Symposium on ComputerArchitecture，282页-292页，1998年6月。F.Bellosa.OS-Directed Throttling of Processor Activity forDynamic Power Management.Technical Report TR-I4-3-99，C.S.Dept.，University of Erlangen，Germany，1999年6月. F.Bellosa.The Benefits of Event-Driven Energy Accountingin Power-Sensitive Systems.In Proceedings of the 9th ACMSIGOPSEuropean Workshop，2000年9月。L.Benini，A.Bogliolo，S.Cavallucci，and B.Ricco.Monitoring System Activity for OS-directed Dynamic PowerManagement.In Proceedings of the International Symposium onLow-Power Electronics and Design，1998年8月。D.Brooks，V.Tiwari，and M.Martonosi.WattchAFrame-work for Architectural-Level Power Analysis andOptimizations.h Proceedings of the 27th International Symposium onComputer Architecture，2000年6月。D.Burger and T.Austin.The Simplescalar Tool Set，Version2.0.Technical Report CS-TR-97-1342，University of Wisconsin，Madison，Wisconsin，1997年6月。J.Casmira and D.Grunwald.Dynamic InstructionScheduling Slack.In Proceedings of the Kool Chips Workshop，inconjunetion with the 33rd International Symposium onMicroarchitecture(MICRO-33)，2000年12月。B.Chappell.The fine art of IC design. IEEE Spectrum，36(7)30-34，1999年7月。B.R.Childers，H.Tang，and R.Melhem.Adapting ProcessorSupply Voltage to Instrnction-Level Parallelism.In Proceedings of theKool Chips Workshop，in conjunction with the 33rdInternationallSymposium on Microarchitecture(MICRO-33)，2000年12月。L.T.Clark.Circuit Design of XScaleTM Microprocessors.In2001 Symposium on VLSI Circuits，Short Course on Physical Designfor Low-Power and High-Performance Microprocessor Circuits.IEEESolid-LState Circuits Society，2001年6月。J.H.Edmondson et al. Internal Organization of the Alpha21164，a 300-MHz 64-bit Quad-issue CMOS RISC Microprocessor.Digital Technical Journal，7(1)119-135，1995.Special Edition. B.Fields，S.Rub本文档来自技高网...

【技术保护点】
一种多时钟域微处理器，包括：多个域；和对于所述多个域中的每个域的时钟，所述时钟用于分离地为那个域生成时钟信号。

【技术特征摘要】
【国外来华专利技术】US 2003-1-23 60/441,7591.一种多时钟域微处理器，包括多个域；和对于所述多个域中的每个域的时钟，所述时钟用于分离地为那个域生成时钟信号。2.如权利要求1所述的微处理器，其中，每个所述时钟包括锁相环，并且其中所...

【专利技术属性】
技术研发人员：大卫阿尔博尼斯，格莱格梅拉罗，格里格里欧斯玛格克里斯，迈克尔L斯高特，雷吉弗巴拉苏布拉默尼安，桑德亚德瓦尔卡达斯，
申请(专利权)人：罗切斯特大学，
类型：发明
国别省市：US[美国]