半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，基底内形成有相邻接的阱区和漂移区；在漂移区中形成沟槽；在沟槽中形成扩散阻挡层；形成扩散阻挡层后，在阱区和漂移区交界处的基底上形成栅极结构，栅极结构位于扩散阻挡层靠近阱区的一侧；在栅极结构一侧的阱区内形成源区，在栅极结构另一侧的漂移区内形成漏区，漏区位于漂移区中的扩散阻挡层远离阱区的一侧。本发明专利技术实施例中，半导体结构工作时，在扩散阻挡层的阻挡作用下，漏区中的掺杂离子不易扩散到栅极结构下方的沟道区中，这使得栅极结构两侧的源区和漏区的耗尽层不易扩展，从而有利于改善短沟道效应，进而提高半导体结构的电学性能。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在功率集成电路的发展中，为了将功率开关以及控制电路整合在一起而开发的单芯片制程，尤其是目前用于制作单片集成电路的横向二次扩散金属氧化物半导体(lateraldoublediffusionMOS，LDMOS)制程，为一主流趋势。LDMOS制程是于半导体基板的表面进行平面扩散(planardiffusion)以便形成横向的主要电流路径，由于LDMOS是以典型的IC制程所制造，因此控制电路与LDMOS可以整合在一个单片电源IC上，LDMOS制程采用表面电场缩减(reducedsurfaceelectricfield，RESURE)技术与低厚度外延(BPI)或N型阱区(N-well)，可以达到高电压与低导通阻抗的目标。LDMOS器件为近似于传统场效应晶体管(FET)器件FET器件的一种场效应晶体管器件(FET)，皆包括在半导体衬底中形成一对被沟道区域所分隔开来的源/漏极区域，并且依次于沟道区域上方形成栅电极，然而，LDMOS器件与传统FE本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：/n基底，所述基底内具有相邻接的阱区和漂移区；/n栅极结构，位于所述阱区和漂移区交界处的所述基底上；/n源区，位于所述栅极结构一侧的所述阱区内；/n漏区，位于所述栅极结构另一侧的所述漂移区内；/n扩散阻挡层，位于所述漏区与所述栅极结构之间的所述漂移区中，所述扩散阻挡层用于阻挡所述漏区中的掺杂离子向所述栅极结构下方的沟道区中扩散。/n

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
基底，所述基底内具有相邻接的阱区和漂移区；
栅极结构，位于所述阱区和漂移区交界处的所述基底上；
源区，位于所述栅极结构一侧的所述阱区内；
漏区，位于所述栅极结构另一侧的所述漂移区内；
扩散阻挡层，位于所述漏区与所述栅极结构之间的所述漂移区中，所述扩散阻挡层用于阻挡所述漏区中的掺杂离子向所述栅极结构下方的沟道区中扩散。


2.如权利要求1所述的半导体结构，其特征在于，所述漂移区具有第一型离子；
所述半导体结构还包括：反型层，位于所述扩散阻挡层与漂移区之间，或者位于所述扩散阻挡层与漂移区之间以及所述扩散阻挡层与漏区之间，所述反型层中具有第二型离子，所述第二型离子与第一型离子的导电类型不同。


3.如权利要求2所述的半导体结构，其特征在于，所述反型层的厚度为5纳米至10纳米。


4.如权利要求2所述的半导体结构，其特征在于，所述反型层的材料包括具有所述第二型离子的碳化硅、硅或锗化硅。


5.如权利要求1或2所述的半导体结构，其特征在于，所述扩散阻挡层的底端比所述漏区底端低10纳米至20纳米。


6.如权利要求1或2所述的半导体结构，其特征在于，以垂直于所述栅极结构的延伸方向为横向，所述扩散阻挡层的横向尺寸为20纳米至30纳米。


7.如权利要求1或2所述的半导体结构，其特征在于，所述扩散阻挡层的材料包括氮化硅或类金刚石。


8.如权利要求1或2所述的半导体结构，其特征在于，所述扩散阻挡层和所述漏区接触。


9.如权利要求1或2所述的半导体结构，其特征在于，所述扩散阻挡层还位于所述栅极结构与所述源区之间的所述阱区中。


10.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有相邻接的阱区和漂移区；
在所述漂移区中形成沟槽；
在所述沟槽中形成扩散阻挡层；
形成所述扩散阻挡层后，在所述阱区和漂移区交界处的基底上形成栅极结构，所述栅极结构位于所述扩散阻挡层靠近阱区的一侧；
在所述栅极结构一侧的阱区内形成源区，在所述栅极结构另一侧的漂移区内形成漏区，所述漏区位于所述漂移区中的所述扩散阻挡层远离阱区的一侧。

【专利技术属性】
技术研发人员：赵猛，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31