三维存储器及其制备方法技术

本申请提供了一种三维存储器及其制备方法。该方法包括：在衬底上形成包括栅极牺牲层和栅极层交替叠置的叠层结构；形成贯穿叠层结构并延伸至衬底的沟道孔，并在沟道孔的内壁依次形成阻挡层、电荷捕获层、隧穿层和沟道层，以形成沟道结构；形成贯穿叠层结构并延伸至衬底的栅极凹槽，其中，栅极凹槽与沟道结构具有间距；经由栅极凹槽依次去除栅极牺牲层、阻挡层的与栅极牺牲层对应的部分以及电荷捕获层的与栅极牺牲层对应的部分，以形成牺牲间隙；以及在牺牲间隙内填充电介质材料，以形成栅极介质层。该制备方法能够有效地抑制每个栅极层对应的电荷捕获层的侧向扩散，提高电荷捕获层的存储可靠性，从而提高制备完成后的三维存储器的存储保持特性。的存储保持特性。的存储保持特性。

【技术实现步骤摘要】
三维存储器及其制备方法


[0001]本申请涉及半导体
，更具体地说，涉及三维储存器及其制备方法。

技术介绍

[0002]三维存储器(3D NAND)通过使用垂直存储器阵列来增加存储密度。三维存储器的制备工艺主要包括：首先在栅极介质层和栅极层交替叠置的叠层结构中形成沟道孔，然后在沟道孔依次沉积功能层和沟道层以形成具有存储功能的沟道结构。
[0003]沟道结构中的功能层是三维存储器完成存储功能的关键结构。具体地，功能层包括在沟道结构的外壁上依次形成的氧化硅
‑
氮化硅
‑
氧化硅(ONO)结构，每个栅极层可与对应的ONO结构功能层相接触。并且栅极层可控制对应的ONO结构以捕获电荷的方式实现存储功能。
[0004]在现有技术中，采用例如氮化硅层作为电荷陷阱(SiN charge trap)，使电荷(空穴或电子)保持在电荷捕获层。然而，在存储过程中，存储于电荷陷阱的电荷会向沟道结构的轴向方向扩散，这会造成每个栅极层对应的电荷捕获层的存储可靠性降低，从而降低三维存储器的保持(retention)特性。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.三维存储器的制备方法，其特征在于，所述制备方法包括：在衬底上形成包括栅极牺牲层和栅极层交替叠置的叠层结构；形成贯穿所述叠层结构并延伸至所述衬底的沟道孔，并在所述沟道孔的内壁依次形成阻挡层、电荷捕获层、隧穿层和沟道层，以形成沟道结构；形成贯穿所述叠层结构并延伸至所述衬底的栅极凹槽，其中，所述栅极凹槽与所述沟道结构具有间距；经由所述栅极凹槽依次去除所述栅极牺牲层、所述阻挡层的与所述栅极牺牲层对应的部分以及所述电荷捕获层的与所述栅极牺牲层对应的部分，以形成牺牲间隙；以及在所述牺牲间隙内填充电介质材料，以形成栅极介质层。2.根据权利要求1所述的制备方法，其特征在于，所述栅极牺牲层的材料包括氮化硅或者碳。3.根据权利要求1或2所述的制备方法，其特征在于，所述阻挡层的材料包括氧化硅，所述电荷捕获层的材料包括氮化硅，以及所述隧穿层的材料包括氧化硅。4.根据权利要求3所述的制备方法，其特征在于，形成贯穿所述叠层结构并延伸至所述衬底的沟道孔，并在所述沟道孔的内壁依次形成阻挡层、电荷捕获层、隧穿层和沟道层的步骤包括：在所述沟道孔内填充至少一种电介质材料。5.根据权利要求4所述的制备方法，其特征在于，所述制备方法还包括：在所述叠层结构的远离所述衬底的一侧形成覆盖所述沟道结构的盖帽层。6.根据权利要求5所述的制备方法，其特征在于，形成贯穿所述叠层结构并延伸至所述衬底的栅极凹槽的步骤包括：形成依次贯穿所述盖帽层和所述叠层结构并延伸至所述衬底的栅极凹槽。7.根据权利要求6所述的制备方法，其特征在于，所述叠层结构包括台阶区，所述栅极凹槽向所述台阶...

【专利技术属性】
技术研发人员：高庭庭，夏志良，刘小欣，孙昌志，耿万波，杜小龙，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：