【技术实现步骤摘要】
一种提高防静电能力的MOSFET器件及制造方法
[0001]本专利技术涉及功率半导体器件，具体地说是一种提高防静电能力的MOSFET器件及制造方法，属于功率半导体器件
技术介绍
[0002]功率MOSFET器件在现代电子产业中发挥着重要的作用，随着器件应用范围的扩展，越来越多的人对器件的抗静电能力有着更高的要求。由MOSFET的器件结构可知，MOSFET栅极和源极之间只有一层很薄的氧化层隔开，此氧化层一般在100nm之内，在MOS器件没有特殊结构保护时，其抗ESD能力很低，一般在500V以内，在相对干燥的环境中，其远低于常见人体产生的静电值，极易造成器件的永久损坏。
[0003]为了让MOSFET器件具有更高的抗静电能力，工程师们想过各种办法，比如在器件封装时，让MOSFET和防护器件合封，甚至在外围电路中增加ESD保护单元。这样做虽然解决了问题，但成本也大大提高。
[0004]在保证器件功能的前提下，目前最常用的方法是提高MOSFET栅极和源极之间的抗静电能力，也就是制造带有ESD保护的MOSFE...
【技术保护点】
【技术特征摘要】
1.一种提高防静电能力的MOSFET器件，包括用于引出栅极的栅极金属和用于引出源极的源极金属，其特征在于，所述栅极金属和源极金属间设置有ESD保护结构，所述ESD保护结构包括多个ESD保护沟槽，所述多个ESD保护沟槽并列排布在栅极PAD区的四周，所述栅极串联有栅极电阻Rg，所述栅极电阻Rg包括多个栅电阻沟槽，且多个栅极电阻沟槽设置在有源区和终端保护区间。2.根据权利要求1所述的一种提高防静电能力的MOSFET器件，其特征在于：在器件截面上，所述ESD保护沟槽设置于第一导电类型漂移区内，所述第一导电类型漂移区下方设有第一导电类型衬底，且邻接；所述ESD保护沟槽的内设有多组串联的多晶硅二极管组，所述ESD保护沟槽的内壁设有沟槽氧化层，所述沟槽氧化层包裹所述多晶硅二极管组，所述多晶硅二极管组包括第一导电类型多晶硅和第二导电类型多晶硅交替排列构成的背靠背二极管组，所述ESD保护沟槽上设有绝缘介质，所述绝缘介质内设有金属接触孔，所述栅极金属和源极金属均通过金属接触孔分别与串联的多晶硅二极管组的两端欧姆接触。3.根据权利要求1所述的一种提高防静电能力的MOSFET器件，其特征在于：在器件截面上，所述栅电阻沟槽设置于第一导电类型漂移区内，所述第一导电类型漂移区下方设有第一导电类型衬底，且邻接；所述栅电阻沟槽的内壁设有栅氧化层，所述栅电阻沟槽内设有导电多晶硅，所述栅氧化层包裹所述导电多晶硅，所述栅电阻沟槽上覆盖有绝缘介质，所述绝缘介质内设有金属接触孔，所述栅极金属通过金属接触孔与栅电阻沟槽内的导电多晶硅欧姆接触。4.根据权利要求3所述的一种提高防静电能力的MOSFET器件，其特征在于：在所述栅电阻沟槽内，所述导电多晶硅包括第一导电类型多晶硅或第二导电类型多晶硅。5.根据权利要求1所述的一种提高防静电能力的MOSFET器件，其特征在于：在器件截面上，所述有源区包括若干个相互并联排布的元胞单元，所述元胞单元包括位于所述第一导电类型漂移区内的第二导电类型阱区、位于所述第二导电类型阱区内的第一导电类型源区、位于第二导电类型阱区间的栅极沟槽，所述栅极沟槽的内壁设有栅氧化层，所述栅极沟槽内设有第一导电类型多晶硅，所述栅氧化层包裹所述第一导电类型多晶硅，所述栅极沟槽上覆盖有绝缘介质，所述绝缘介质内设有金属接触孔，所述源极金属通过金属接触孔分别与第二导电类型阱区、第一导电类型源区欧姆接触。6.一种提高防静电能力的MOSFET器件的制作方法，包括如下步骤：a、提供一半导体基板，所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区下方的第一导电类型衬底，所述第一导电类型漂移区的上表面为半导体基板的第一主面，第一导电类型衬底的下表面为半导体基板的第二主面；b、在所述半导体基板的第一主面上淀积硬掩膜层，选择性地刻蚀所述硬掩膜层，得到图形化的第一硬掩膜窗口；c、在所述第一硬掩膜窗口的掩蔽下，对第一主...
【专利技术属性】
技术研发人员：殷允超，刘锋，费国芬，
申请(专利权)人：捷捷微电无锡科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。