一种具有电子积累效应的SOI-LDMOS器件制造技术

本发明专利技术涉及一种具有电子积累效应的SOI

【技术实现步骤摘要】
一种具有电子积累效应的SOI
‑
LDMOS器件


[0001]本专利技术属于半导体
，涉及一种具有电子积累效应的SOI
‑
LDMOS器件。

技术介绍

[0002]随着对于功率半导体器件的需求的持续增大，促进了功率半导体器件的发展。其中用于处理中低功率的横向双扩散场效应晶体管(LDMOS)在这个过程中扮演着非常重要的角色，并且LDMOS的制作工艺可以与传统的CMOS工艺相兼容，制造工艺简单而且稳定性好。由于LDMOS是一种电压控制的器件，与通过电流控制的器件(比如：功率双极型晶体管，传统的晶闸管)相比，它的输入阻抗很高，驱动电路更加的容易。而且它只有多数载流子导电，没有少数载流子存贮效应，可以获得更高的开关速度，所以其工作频率会比其它多种载流子导电的器件具有更高的工作频率。LDMOS的这些优势也使得它在功率半导体行业中具有极大的竞争力，同时推动功率半导体器件的良性发展。使用LDMOS进行中低功率处理，能够对电能的利用更加的高效，节约能源，提升效果。
[0003]另外由于SOI(Silicon
‑
On
‑
Insulator)基衬底独特的结构特点克服了诸多体硅材料的不足，将其使用在集成电路中能够充分发挥硅集成电路技术的潜力。基于SOI衬底的高压集成电路(High Voltage Integrated Circuit，HVIC)集SOI技术、微电子技术和功率电子技术于一体，从而得到了迅速发展，在武器装备、航空航天、工业自动化、电力电子和其它高新技术产业有着极为广泛的应用前景。SOI HVIC的基石和核心部分之一为SOI
‑
LDMOS(Lateral Double
‑
diffused Metal
‑
Oxide
‑
Semiconductor)器件，该器件目前的主要问题在于，比导通电阻R
on,sp
∝
BV
2.5
。即为获得高的击穿电压(BV)必然要求长且浓度较低的横向漂移区，因而器件比导通电阻(R
on,sp
)较高，BV与R
on,sp
之间矛盾较为突出。为了更好衡量器件的综合性能，使用Baliga优值成为评价器件的重要指标FOM(figure of merit)，其中FOM＝BV2/R
on,sp
。
[0004]为了解决这一矛盾关系，打破这种硅器件电学性能极限，亟需一种具有电子积累效应的结构，通过减小器件比导通电阻，保持较高BV来获得更大的FOM。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提供一种具有电子积累效应的SOI
‑
LDMOS器件，在降低比导通电阻R
on,sp
的同时，还能保持较高的击穿电压。
[0006]为达到上述目的，本专利技术提供如下技术方案：
[0007]一种具有电子积累效应的SOI
‑
LDMOS器件，包括：LDMOS结构、PNP结构、氧化隔离层6、金属铝9、埋氧层11和衬底12；
[0008]所述LDMOS结构位于氧化隔离层6前方，从左至右依次是源极P+区1、源极N+区2、P
‑
body 3、漂移区7、漏极N+区8；
[0009]所述PNP结构位于氧化隔离层6后方，从左至右依次是栅极P+区4、栅极P区5、漂移区7、漏极N+区8、漏极P+区10；
[0010]所述金属铝9设置在氧化隔离层6的右上角，连接着氧化隔离层6前方的漏极N+区8和氧化隔离层6后方的漏极P+区10；所述P
‑
body 3、栅极P+区4、栅极P区5、漂移区7和氧化隔离层6的正下方是埋氧层11；埋氧层11的正下方是衬底12。
[0011]可选地，该SOI
‑
LDMOS器件可以在氧化隔离层6前方的LDMOS结构前面增加一个与PNP结构相同的结构，形成两个PNP结构将LDMOS结构夹住的结构。
[0012]可选地，该SOI
‑
LDMOS器件可以在位于氧化隔离层6前面的源极N+区2和漂移区7之间的P
‑
body 3上表面增加栅氧化层13和栅极。
[0013]可选地，该SOI
‑
LDMOS器件在位于氧化隔离层6前面或者是氧化隔离层6后面的漂移区7都可以增加P型区14，使用RESURF技术提高器件性能。
[0014]可选地，该SOI
‑
LDMOS器件在位于氧化隔离层6前面或者是氧化隔离层6后面的漂移区7都可以增加超结P型区15，使用超结技术提高器件性能。
[0015]可选地，该SOI
‑
LDMOS器件可以不使用埋氧层11，衬底12与漂移区7直接接触。
[0016]可选地，该SOI
‑
LDMOS器件结构同样适合VDMOS器件或IGBT器件。
[0017]可选地，栅极P+区4的掺杂浓度可以根据需要改变。
[0018]可选地，栅极P+区4可以根据需要改变为其它导电材料，包括但不限于铝和多晶硅。
[0019]可选地，金属铝9可以根据需要改变为其它导电材料，包括但不限于多晶硅、高掺杂的N型硅和高掺杂的P型硅，并且金属铝9可以根据需要改变与漏极N+区8和漏极P+区10的接触面积。
[0020]可选地，漏极N+区8和漏极P+区10可以根据需要改变它们的掺杂浓度和结构大小。
[0021]可选地，氧化隔离层6后方PNP结构的Z方向的厚度可以根据需要改变。
[0022]可选地，氧化隔离层6的Z方向的厚度可以根据需要改变。
[0023]可选地，位于氧化隔离层6前面的LDMOS结构可以被氧化隔离层6后面的PNP结构夹在中间。
[0024]本专利技术的有益效果在于：本专利技术器件将传统的LDMOS器件在Z方向用氧化隔离层隔开，使得LDMOS器件埋氧层上方可以分为三个部分，分别是氧化隔离层、氧化隔离层后方的PNP结构和氧化隔离层前方的LDMOS结构。在正向导通时，栅极P+区加栅电压，此时P
‑
body和漂移区的PN结正偏，漏极N+区和漏极P+区的PN结反偏，这样栅电压从栅极P+区，经过氧化隔离层前面的P
‑
body和漂移区的电压，最后到氧化隔离层后面的漏极N+区的电压下降不大，使得正向导通时在靠近氧化隔离层的P
‑
body和漂移区形成电子积累层，极大降低器件比导通的电阻，同时由于漏极N+区和漏极P+区的PN反偏结的存在，使得栅极与漏极也不导通的。在器件关断时，漏极N+区和漏极P+区的PN结正偏，整个器件是P
‑
body和漂移区的反偏PN结耐压。同时由于氧化隔离层两边的P
‑
body、漂移区和漏极N+区参数一样，所以氧化隔离层前后的相同位置电压变化不大，漂移区的氧化隔离层并不会被提前击穿，所以仍然能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有电子积累效应的SOI
‑
LDMOS器件，其特征在于，包括：LDMOS结构、PNP结构、氧化隔离层(6)、金属铝(9)和衬底(12)；所述LDMOS结构位于氧化隔离层(6)前方，从左至右依次是源极P+区(1)、源极N+区(2)、P
‑
body(3)、漂移区(7)、漏极N+区(8)；所述PNP结构位于氧化隔离层(6)后方，从左至右依次是栅极P+区(4)、栅极P区(5)、漂移区(7)、漏极N+区(8)、漏极P+区(10)；所述金属铝(9)设置在氧化隔离层(6)的右上角，连接着氧化隔离层(6)前方的漏极N+区(8)和氧化隔离层(6)后方的漏极P+区(10)；所述P
‑
body(3)、栅极P+区(4)、栅极P区(5)、漂移区(7)和氧化隔离层(6)的正下方是衬底(12)。2.根据权利要求1所述的具有电子积累效应的SOI
‑
LDMOS器件，其特征在于，在氧化隔离层(6)前方的LDMOS结构前面增加一个与PNP结构相同的结构，形成两个PNP结构将LDMOS结构夹住的结构。3.根据权利要求1所述的具有电子积累效应的SOI
‑
LDMOS器件，其特征在于，在位于氧化隔离层(6)前面的源极N+区(2)和漂移区(7)之间的P
‑
body(3)上表面增加栅氧化层(13)和栅极。4.根据权利要求1所述的具有电子积累效应的SOI
‑
LDMOS器件，其特征在于，在位于氧化隔离层(6)前面或者是...

【专利技术属性】
技术研发人员：陈伟中，黄元熙，黄垚，李顺，黄义，张红升，
申请(专利权)人：重庆邮电大学，
类型：发明
国别省市：