一种半导体芯片及其制造方法技术

本发明专利技术提供了一种半导体芯片及其制造方法。本发明专利技术的半导体芯片利用在其侧面上形成外露的牺牲电极来保护其用于外电连接的电极焊盘，其使得电极焊盘的材料的氧化还原电位高于牺牲电极的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。并且，牺牲电极通过凸块下金属层与电极焊盘一一弱电连接，以此保证牺牲电极和电极焊盘的初始电位相同，能够进一步保护电极焊盘。能够进一步保护电极焊盘。能够进一步保护电极焊盘。

【技术实现步骤摘要】
一种半导体芯片及其制造方法


[0001]本专利技术涉及半导体芯片封装制造领域，具体涉及一种半导体芯片及其制造方法。

技术介绍

[0002]半导体芯片往往是包括特定功能的半导体裸芯以及由后道工序形成的布线结构和焊盘结构，最终的芯片需要将焊盘暴露以便于电连接和集成封装。而芯片在运输、接合引线、封装等过程中，焊盘需要经历热、水汽等的侵蚀，其不利于焊盘的可靠性。

技术实现思路

[0003]基于解决上述问题，本专利技术提供了一种半导体芯片的制造方法，其包括以下步骤：
[0004](1)提供一晶圆，所述晶圆包括衬底以及在所述衬底中的多个芯片有源区和在所述多个芯片有源区上的多个焊盘；
[0005](2)在所述衬底上形成一绝缘层，所述绝缘层中具有露出所述多个焊盘的多个第一开口；
[0006](3)在所述绝缘层上形成布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘；
[0007](4)在所述布线层上覆盖钝化层，并在所述钝化层中形成多个第二开口，所述多个第二开口露出所述布线层；
[0008](5)形成贯穿所述钝化层和所述绝缘层并延伸至所述衬底中的多个通孔，所述多个通孔与所述多个第二开口的数量和位置一一对应；
[0009](6)形成图案化的凸块下金属层，所述凸块下金属层包括在所述多个第二开口中的多个第一部分以及在所述多个通孔中的多个第二部分，所述多个第一部分与所述多个第二部分一一对应电互连；
[0010](7)在所述多个第一部分上填充第一导体形成多个电极焊盘，在所述多个第二部分上填充第二导体形成多个牺牲电极；其中，所述第一导体的氧化还原电位高于所述第二导体。
[0011]根据本专利技术的实施例，还包括步骤(8)：沿着所述多个牺牲电极的中间位置进行切割形成仅具有一个芯片有源区的半导体芯片。
[0012]根据本专利技术的实施例，其中，在步骤(5)中，形成多个通孔具体包括：采用各项异性刻蚀法对所述钝化层、绝缘层和所述衬底依次进行蚀刻，使得所述钝化层在所述多个通孔位置具有第一倾角的第一侧壁，所述绝缘层在所述多个通孔位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角。
[0013]根据本专利技术的实施例，其中，所述第二导体完全覆盖所述第一侧壁和第二侧壁。
[0014]根据本专利技术的实施例，其中，所述第一导体可以是Cu、W或Pb，所述第二导体可以是Zn、Ti或Al。
[0015]本专利技术还提供了一种半导体芯片，其由上述的半导体芯片的制造方法形成，具体
包括：
[0016]衬底，所述衬底包括一芯片有源区以及在所述芯片有源区上的多个焊盘；
[0017]绝缘层，形成于所述衬底上且包括露出所述多个焊盘的多个第一开口；
[0018]布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘；
[0019]钝化层，覆盖所述布线层，且所述钝化层中具有多个第二开口，所述多个第二开口露出所述布线层；
[0020]多个通孔，贯穿所述钝化层和所述绝缘层并延伸至所述衬底中，且所述多个通孔与所述多个第二开口的数量和位置一一对应；
[0021]图案化的凸块下金属层，所述凸块下金属层包括在所述多个第二开口中的多个第一部分以及在所述多个通孔中的多个第二部分，所述多个第一部分与所述多个第二部分一一对应电互连；
[0022]电极焊盘，通过在所述多个第一部分上填充第一导体形成；
[0023]牺牲电极，通过在所述多个第二部分上填充第二导体形成；
[0024]其中，所述第一导体的氧化还原电位高于所述第二导体。
[0025]根据本专利技术的实施例，所述牺牲电极的侧面与所述衬底的侧面齐平，且所述牺牲电极在其侧面处露出。
[0026]根据本专利技术的实施例，所述钝化层在所述多个通孔位置具有第一倾角的第一侧壁，所述绝缘层在所述多个通孔位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角。
[0027]根据本专利技术的实施例，其中，所述第二导体完全覆盖所述第一侧壁和第二侧壁。
[0028]根据本专利技术的实施例，其中，所述第一导体可以是Cu、W或Pb，所述第二导体可以是Zn、Ti或Al。
[0029]本专利技术的优点如下：
[0030]本专利技术的半导体芯片利用在其侧面上形成外露的牺牲电极来保护其用于外电连接的电极焊盘，其使得电极焊盘的材料的氧化还原电位高于牺牲电极的材料的氧化还原电位，能够在水氧的环境下先消耗牺牲电极材料，保护电极焊盘材料。并且，牺牲电极通过凸块下金属层与电极焊盘一一弱电连接，以此保证牺牲电极和电极焊盘的初始电位相同，能够进一步保护电极焊盘。
附图说明
[0031]图1为本专利技术的半导体芯片的剖面图；
[0032]图2
‑
7为本专利技术的半导体芯片的制造方法示意图。
具体实施方式
[0033]本技术将通过参考实施例中的附图进行描述，本技术涉及一种半导体芯片，该半导体芯片至少包括牺牲电极和电极焊盘，且两者通过凸块下金属层弱电连接，两者具有特定的氧化还原电位。
[0034]可以理解的是，本技术可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例。当然，提供这些实施例，为的是使本公开彻底且全面，并且将该技术充分地
传达给本领域技术人员。的确，该技术旨在涵盖这些实施例的替代、修改和等同物，其包含在由所附权利要求所限定的技术的范围和精神内。此外，在本技术的以下具体描述中，大量特定的细节被提出，以便提供对本技术彻底的理解。但是，对本领域技术人员显而易见的是，本技术在没有这些特定的细节时是可以实现的。
[0035]本文所用的术语“顶部的”和“底部的”，上部的”和“下部的”以及“垂直的”和“水平的”和它们的各种形式，只作示例和说明的目的，并不意味着限定本技术的描述，因为提及的项目可以在位置和方向上交换。并且，这里所用的术语“大体上”和/或“大约”的意思是，指定的尺寸或参数在给定应用的可接受制造公差内是可以变化的。
[0036]首先参考图1，本专利技术实施的半导体芯片包括衬底10，该衬底10由晶圆单切下来，该衬底10可以是硅、氮化镓、碳化硅、砷化镓等半导体材料。衬底10中具有一芯片有源区11，该芯片有源区11可以是集成电路结构，例如可以是非易失性NAND闪存半导体裸芯，然而可以预期其它类型的集成电路。该芯片有源区11的厚度小于所述衬底10的厚度，且芯片有源区11的横向宽度小于衬底10的宽度，以使得在有源区11的周围还具有外围无源区域。芯片有源区11具有电连接出去的多个焊盘12，该焊盘12可以是前道工序所形成的。
[0037]在所述衬底10上覆盖有绝缘层13，该绝缘层13可以是氮化硅或氧化硅等无机材料，当然根据需要，也可以是有机材料，例如聚酰亚胺、聚苯乙烯等。该绝缘层13中可以具有多个第一开口14，该多个开口14分别对应于芯片的多个焊盘12。
[0038]在所述绝缘层13中具有图案化的布线层15，该布线层15的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体芯片的制造方法，其包括以下步骤：(1)提供一晶圆，所述晶圆包括衬底以及在所述衬底中的多个芯片有源区和在所述多个芯片有源区上的多个焊盘；(2)在所述衬底上形成一绝缘层，所述绝缘层中具有露出所述多个焊盘的多个第一开口；(3)在所述绝缘层上形成布线层，所述布线层通过所述多个第一开口电连接至所述多个焊盘；(4)在所述布线层上覆盖钝化层，并在所述钝化层中形成多个第二开口，所述多个第二开口露出所述布线层；(5)形成贯穿所述钝化层和所述绝缘层并延伸至所述衬底中的多个通孔，所述多个通孔与所述多个第二开口的数量和位置一一对应；(6)形成图案化的凸块下金属层，所述凸块下金属层包括在所述多个第二开口中的多个第一部分以及在所述多个通孔中的多个第二部分，所述多个第一部分与所述多个第二部分一一对应电互连；(7)在所述多个第一部分上填充第一导体形成多个电极焊盘，在所述多个第二部分上填充第二导体形成多个牺牲电极；其中，所述第一导体的氧化还原电位高于所述第二导体。2.根据权利要求1所述的半导体芯片的制造方法，其特征在于：还包括步骤(8)：沿着所述多个牺牲电极的中间位置进行切割形成仅具有一个芯片有源区的半导体芯片。3.根据权利要求1所述的半导体芯片的制造方法，其特征在于：其中，在步骤(5)中，形成多个通孔具体包括：采用各项异性刻蚀法对所述钝化层、绝缘层和所述衬底依次进行蚀刻，使得所述钝化层在所述多个通孔位置具有第一倾角的第一侧壁，所述绝缘层在所述多个通孔位置具有第二倾角的第二侧壁，其中，所述第一倾角大于所述第二倾角。4.根据权利要求1所述的半导体芯片的制造方法，其特征在于：其中，所述第二导体完全覆盖所述第一侧壁和第二侧壁。5.根据权利要求1所述的半导体芯...

【专利技术属性】
技术研发人员：孙德瑞，
申请(专利权)人：山东傲天环保科技有限公司，
类型：发明
国别省市：