存储器控制装置制造方法及图纸

提供一种存储器控制装置，能抑制对外部存储器的存取效率的恶化，同时可靠地获得与外部存储器的匹配性。该存储器控制装置具备：数据缓冲器（１１２）及地址缓冲器（１１３），分别保存与来自第１主板（１００）的过去的存取请求有关的数据及地址；第１比较部（１１３），当接受了新的存取请求时，比较其地址和地址缓冲器（１１３）的地址；缓冲器控制部（１１１），根据该比较，向外部存储器Ｉ／Ｆ（１７０）发行存取请求，或者向第１主板（１００）输出数据缓冲器（１１２）的数据；特定存取检测部（１２３），当检测出对被保存在特定地址寄存器（１２２）的特定地址的存取请求时，与比较结果无关地，对数据缓冲器（１１２）的内容进行无效化。

【技术实现步骤摘要】
技术区域本专利技术涉及多个主板共有外部存储器上的数据并进行主板和外部存储器间的数据传送的存储器控制装置。
技术介绍
过去，在存储器控制装置中采用了以下技术，即，当对外部存储器进行存取的接口的存取单位比主板的存取单位大时，为了有效地进行外部存储器的读取，设置外部存储器侧的相当于存取单位的数据缓冲器，预先从外部存储器读取数据缓冲器单位的数据进行保存，并且，在连续发生单位地址区域内的读访问(read access)时，不访问外部存储器，而是从数据缓冲器读取。在此，当特定的主板读取由其它主板重写的外部存储器上的数据时，由于数据缓冲器和外部存储器之间不一定匹配，需要对数据缓冲进行无效化。还公开了如下技术，即，为了减少由该无效化存取引起的主板的存取次数，将数据缓冲器的一部分地址(例如16字节边界的每个数据块的、例如开始地址和结束地址)作为特定地址，如果检测出从主板对特定地址的读取，则缓冲器控制装置同时进行数据缓冲器的无效化和从外部存储器的相当于存取单位的读取(参照专利文献1)。专利文献1日本特开平6-243037号公报(第6页、图1)在上述公报公开的装置中，当从主板的存取随机进行时，如果发生对作为数据缓冲器的一部分地址的特定地址的读取，数据缓冲器一定被无效化，所以，存在数据缓冲器的命中率降低、对外部存储器的存取效率恶化的课题。而且，当发生了对数据缓冲器进行无效化的必要时，以前执行作为假存取(dummy access)请求发行对外部存储器上的其它地址区域的存取请求的方法，但是，存在为了发出对外部存储器的存取请求而需要多余的存取时间的课题。此外，在主板间不进行排他控制的比较简单的系统中，特定的主板为了检测位于外部存储器上的系统状态被其它主板重写的情况，对特定的地址进行轮询存取时，因重复进行对相同地址的读取，数据缓冲器连续被命中，存在不能取得与外部存储器的匹配性的课题，上述公报没有公开其解决方法。
技术实现思路
本专利技术是鉴于上述问题而做出的，其目的在于提供一种存储器控制装置，抑制对外部存储器的存取效率的恶化，同时能够可靠地获得与外部存储器的匹配性。为了解决上述课题，本专利技术的存储器控制装置是，进行主板和外部存储器间的数据传送的存储器控制装置，其具备主板接口，接受来自上述主板的存取请求，输出对上述外部存储器的存取请求；以及外部存储器接口，接受来自上述主板接口的存取请求，进行对上述外部存储器的存取；上述主板接口具备数据缓冲器，在请求存取时保存从上述外部存储器接口传送的数据；地址缓冲器，保存上述请求存取的地址；第1比较单元，比较新请求存取的地址和被保存在上述地址缓冲器中的地址，输出表示在被保存在上述数据缓冲器中的数据的地址范围内是否一致的第1比较信息；缓冲器控制单元，在上述第1比较信息表示不一致时，对上述外部存储器接口发行上述存取请求，在上述第1比较信息表示一致时，不对上述外部存储器接口发行上述存取请求，而是从上述数据缓冲器对主板进行数据输出；以及特定存取检测单元，当检测出上述存取请求是从上述主板对上述外部存储器上的特定地址的存取请求时，同上述第1比较信息是表示一致还是不一致无关地，判别对上述外部存储器接口是否发行上述存取请求，控制上述缓冲器控制单元。而且，也可以是，上述特定存取检测单元具备第2比较单元，比较上述新请求存取的地址和上述外部存储器上的特定地址，向上述缓冲器控制单元输出表示是否一致的第二比较信息；以及无效化单元，在上述第2比较信息表示一致时，控制上述缓冲器控制单元，以便对上述地址缓冲器的内容进行无效化，并虚拟地进行存取响应。而且，也可以是，上述特定地址是，外部存储器接口为了在存取控制时使用，禁止进行来自上述主板的存取的外部存储器上的特定区域的一部分地址。而且，也可以是，上述特定存取检测单元还具备可以任意设定特定地址的特定地址设定寄存器。而且，也可以是，上述存储器控制装置还具备假存取发行单元，该假存取发行单元接受表示上述外部存储器上的共有数据已被更新的通知，向上述主板接口发行对上述特定的地址的存取请求。而且，也可以是，上述特定存取检测单元同上述第1比较信息是否表示一致和不一致的任一个无关地，根据上述新请求存取的地址和过去请求存取的地址之间的比较，控制上述缓冲器控制单元，使得强制地发行或禁止对上述外部存储器接口的存取请求。而且，也可以是，上述特定存取检测单元具备缓冲器存取历史保存单元，保存表示来自上述主板的存取请求是对上述外部存储器接口的存取请求、还是对上述数据缓冲器的存取请求的历史信息；第3比较单元，比较上述新请求存取的地址和被保存在上述地址缓冲器的地址，向缓冲器更新单元输出表示是否完全一致的第3比较信息；以及缓冲器更新单元，在上述第3比较信息表示一致、上述缓冲器存取历史保存单元的历史信息表示对上述数据缓冲器的存取请求时，控制上述缓冲器控制单元，使得强制地对上述外部存储器接口发行存取请求。而且，也可以是，上述存储器控制装置还具备假存取发行单元，该假存取发行单元接受表示上述外部存储器上的共有数据已被更新的通知，向上述主板接口发行对被保存在上述地址缓冲器的地址的存取请求。而且，也可以是，上述主板是DMA(直接存储器存取)控制器；上述通知表示上述直接存储器存取控制器的启动请求；当上述假存取发行单元接受到上述通知时，控制上述直接存储器存取控制器，使得在上述存取请求的发行之后开始数据传送。而且，也可以是，上述直接存储器存取控制器具备多个通道；上述通知表示上述多个通道的一个的启动请求；上述存储器控制装置还具备按每个上述通道设定为允许及禁止的某一个值的假存取控制寄存器；对于通过上述通知请求了启动的通道，在上述假存取控制寄存器的值被设定为禁止时，上述假存取发行单元禁止上述存取请求的发行。而且，也可以是，上述直接存储器存取控制器具备多个通道；上述通知将上述多个通道的一个的启动请求和启动要因一起表示；上述存储器控制装置还具备假存取控制寄存器，该假存取控制寄存器按每个启动要因设定为允许及禁止的某一个值，并且由各通道共用；对于由上述通知表示的启动要因，在上述假存取控制寄存器的值被设定为禁止时，上述假存取发行单元禁止上述存取请求的发行。而且，也可以是，上述特定存取检测单元具备存取历史缓冲器，保存至少包含上述过去请求存取的地址的存取信息；第4比较单元，比较至少包含上述新请求存取的地址的新存取信息和被保存在上述存取历史缓冲器的存取信息，输出同一存取是否重复进行的第4比较信息；以及缓冲器无效化单元，在上述第4比较信息表示重复存取时，控制上述缓冲器控制单元，使得对上述外部存储器接口强制地发行存取请求。而且，也可以是，上述缓冲器无效化单元在控制缓冲器控制单元，以便对外部存储器接口发行存取请求时，当上述第4比较信息表示重复存取时，控制成发行请求在上述新的存取请求中表示的请求大小的数据的存取请求，当上述第4比较信息表示不是重复存取时，控制成发行请求上述数据缓冲器大小的数据的存取请求。而且，也可以是，上述存储器控制装置还具备缓冲器更新单元，在上述第4比较信息表示重复存取时，上述缓冲器更新单元用从上述外部存储器接口读取的数据更新上述数据缓冲器的内容。而且，也可以是，上述外部存储器接口具备轮询地址设定寄存器，可以任意设定上述外部存储器上的地址；轮询存取历史保本文档来自技高网...

【技术保护点】
一种存储器控制装置，进行主板和外部存储器间的数据传送，其特征在于，具备：　　　　主板接口，接受来自上述主板的存取请求，输出对上述外部存储器的存取请求；以及　　　　外部存储器接口，接受来自上述主板接口的存取请求，进行对上述外部存储器的存取；　　　　上述主板接口具备：　　　　　数据缓冲器，在请求存取时保存从上述外部存储器接口传送的数据；　　　　地址缓冲器，保存上述请求存取的地址；　　　　第１比较单元，比较新请求存取的地址和被保存在上述地址缓冲器中的地址，输出表示在被保存在上述数据缓冲器中的数据的地址范围内是否一致的第１比较信息；　　　　　缓冲器控制单元，在上述第１比较信息表示不一致时，对上述外部存储器接口发行上述存取请求，在上述第１比较信息表示一致时，不对上述外部存储器接口发行上述存取请求，而是从上述数据缓冲器对主板进行数据输出；以及　　　　特定存取检测单元，当检测出上述存取请求是从上述主板对上述外部存储器上的特定地址的存取请求时，同上述第１比较信息是表示一致还是不一致无关地，判别对上述外部存储器接口是否发行上述存取请求，控制上述缓冲器控制单元。

【技术特征摘要】
JP 2005-9-16 271033/20051.一种存储器控制装置，进行主板和外部存储器间的数据传送，其特征在于，具备主板接口，接受来自上述主板的存取请求，输出对上述外部存储器的存取请求；以及外部存储器接口，接受来自上述主板接口的存取请求，进行对上述外部存储器的存取；上述主板接口具备数据缓冲器，在请求存取时保存从上述外部存储器接口传送的数据；地址缓冲器，保存上述请求存取的地址；第1比较单元，比较新请求存取的地址和被保存在上述地址缓冲器中的地址，输出表示在被保存在上述数据缓冲器中的数据的地址范围内是否一致的第1比较信息；缓冲器控制单元，在上述第1比较信息表示不一致时，对上述外部存储器接口发行上述存取请求，在上述第1比较信息表示一致时，不对上述外部存储器接口发行上述存取请求，而是从上述数据缓冲器对主板进行数据输出；以及特定存取检测单元，当检测出上述存取请求是从上述主板对上述外部存储器上的特定地址的存取请求时，同上述第1比较信息是表示一致还是不一致无关地，判别对上述外部存储器接口是否发行上述存取请求，控制上述缓冲器控制单元。2.如权利要求1所述的存储器控制装置，其特征在于，上述特定存取检测单元具备第2比较单元，比较上述新请求存取的地址和上述外部存储器上的特定地址，向上述缓冲器控制单元输出表示是否一致的第二比较信息；以及无效化单元，在上述第2比较信息表示一致时，控制上述缓冲器控制单元，以便对上述地址缓冲器的内容进行无效化，并虚拟地进行存取响应。3.如权利要求2所述的存储器控制装置，其特征在于，上述特定地址是，外部存储器接口为了在存取控制时使用，禁止进行来自上述主板的存取的外部存储器上的特定区域的一部分地址。4.如权利要求2所述的存储器控制装置，其特征在于，上述特定存取检测单元还具备可以任意设定特定地址的特定地址设定寄存器。5.如权利要求2所述的存储器控制装置，其特征在于，上述存储器控制装置还具备假存取发行单元，该假存取发行单元接受表示上述外部存储器上的共有数据已被更新的通知，向上述主板接口发行对上述特定的地址的存取请求。6.如权利要求1所述的存储器控制装置，其特征在于，上述特定存取检测单元同上述第1比较信息是否表示一致和不一致的任一个无关地，根据上述新请求存取的地址和过去请求存取的地址之间的比较，控制上述缓冲器控制单元，使得强制地发行或禁止对上述外部存储器接口的存取请求。7.如权利要求6所述的存储器控制装置，其特征在于，上述特定存取检测单元具备缓冲器存取历史保存单元，保存表示来自上述主板的存取请求是对上述外部存储器接口的存取请求、还是对上述数据缓冲器的存取请求的历史信息；第3比较单元，比较上述新请求存取的地址和被保存在上述地址缓冲器的地址，向缓冲器更新单元输出表示是否完全一致的第3比较信息；以及缓冲器更新单元，在上述第3比较信息表示一致、上述缓冲器存取历史保存单元的历史信息表示对上述数据缓冲器的存取请求时，控制上述缓冲器控制单元，使得强制地对上述外部存储器接口发行存取请求。8.如权利要求7所述的存储器控制装置，其特征在于，上述存储器控制装置还具备假存取发行单元，该假存取发行单元接受表示上述外部存储器上的共有数据已被更新的通知，向上述主板接口发行对被保存在上述地址缓冲器的地址的存取请求。9.如权利要求5或8所述的存储器控制装置，其特征在于，上述主板是直接存储器存取控制器；上述通知表示上述直接存储器存取控制器的启动请求；当上述假存取发行单元接受到上述通知时，控制上述直接存储器存取控制器，使得在上述存取请求的发行之后开始数据传送。10.如权利要求9所述的存储器控制装置，其特征在于，上述直接存储器存取控制器具备多个通道；上述通知表示上述多个通道的一个的启动请求；上述存储器...

【专利技术属性】
技术研发人员：南木秀宪，三野吉辉，隅田圭三，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]