一次可编程存储单元及其制作方法和一次可编程存储器技术

本发明专利技术公开了一种一次可编程存储单元及其制作方法和一次可编程存储器，涉及半导体器件领域。该一次可编程存储单元，所述存储单元包括串联的控制MOS管和存储MOS管，所述存储MOS管的栅极处于浮置状态，且所述存储MOS管的栅极中包括P型栅和N型栅，所述P型栅和N型栅的接触区形成PN结二极管，以减少所述栅极内的空穴或电子的扩散。本发明专利技术技术方案的存储MOS管的栅极中同时包括P型栅和N型栅，P型栅和N型栅的接触区形成了稳定的PN结二极管；在对存储单元进行编程以后，存储在栅极上的电荷因为PN结二极管的存在，改变了栅极上电荷的自由扩散能力，当栅极周围的电介质出现漏电途径时，栅极上的电荷不会轻易的流失，因此可以提高存储单元数据保持的能力。

【技术实现步骤摘要】
一次可编程存储单元及其制作方法和一次可编程存储器
本专利技术涉及半导体器件领域，特别是涉及一种一次可编程存储单元及其制作方法和一次可编程存储器。
技术介绍
OTP（OneTimeProgrammable，一次可编程存储器）器件是一种非易失性存储器，其断电后已存储的信息还能长久保存。OTP器件的特点是支持一次信息编程，由于其制造工艺简单，成本较低，因此具有广泛的应用范围。OTP器件的基本原理是利用热载流子注入效应(HotCarrierInjection,HCI)或者FN隧穿效应，将电荷（电子或空穴）注入到浮栅，而浮栅上电荷的变化会引起MOS管阈值电压Vt的变化，以达到改变存储MOS管开启和关断状态的目的，从而用于实现“1”和“0”的存储。一般情况下，浮栅四周都被电介质层包围，比如氧化硅、氮化硅材料等。但由于这些介质材料中存在各种缺陷，浮栅中的电荷有一定几率通过这些缺陷，离开浮栅，导致存储信息的丢失。而且浮栅作为多晶硅（一般为单一重掺杂，P+或者N+），其是导电的，相当于一种导体材料，也就是说电荷在浮栅上是可以自由移动的。这样一来，一旦有地方出现电荷泄漏，整个浮栅上的电荷都会逐渐消失。现有的OTP技术一般围绕如何优化介质材料，比如改变硅(Si)、氧(O)、氮(N)的元素配比，比如增加介质层的厚度等。但这些方法增加了对工艺的依赖性、制造成本和产能输出。
技术实现思路
本专利技术的主要目的在于提供一种一次可编程存储单元及其制作方法和一次可编程存储器，旨在提高存储单元数据保持的能力。为实现上述目的，本专利技术提供一种一次可编程存储单元，所述存储单元包括串联的控制MOS管和存储MOS管，所述存储MOS管的栅极处于浮置状态，且所述存储MOS管的栅极中包括P型栅和N型栅，所述P型栅和所述N型栅相互扩散并接触，两者的接触区形成PN结二极管，以减少所述栅极内的空穴或电子的扩散。优选地，所述控制MOS管和所述存储MOS管相连的极共用一个掺杂区。优选地，所述控制MOS管和所述存储MOS管为PMOS管。优选地，所述存储MOS管的栅极中的所述P型栅和所述N型栅形成的PN结二极管将所述栅极分为P+区和N+区，其中P+区中的多子为空穴、少子为电子，所述N+区中的多子为电子、少子为空穴。本专利技术还提供一种一次可编程存储单元的制作方法，所述一次可编程存储单元包括串联的控制MOS管和存储MOS管，所述存储MOS管的制作方法包括以下步骤：提供衬底；在衬底上依次形成介质层、栅极层；在栅极层中同时注入P型掺杂和N型掺杂以在所述栅极层中同时形成P型栅和N型栅，所述P型掺杂和所述N型掺杂在所述栅极层中相互接触以形成PN结二极管，以减少所述栅极内的空穴或电子的扩散；以所述栅极和栅极介质层为掩膜对所述衬底进行掺杂，以形成掺杂区。优选地，所述控制MOS管和所述存储MOS管相连的极共用一个掺杂区。优选地，所述控制MOS管和所述存储MOS管为PMOS管。优选地，所述存储MOS管的栅极中的所述P型栅和所述N型栅形成的PN结二极管将所述栅极分为P+区和N+区，其中P+区中的多子为空穴、少子为电子，所述N+区中的多子为电子、少子为空穴。本专利技术还提供一种一次可编程存储器，所述一次可编程存储器包括如上所述的一次可编程存储单元。本专利技术技术方案的存储MOS管的栅极中同时包括P型栅和N型栅，P型栅和N型栅相互扩散并接触，其接触区形成了稳定的PN结二极管；在对存储单元进行编程以后，存储在栅极上的电荷因为PN结二极管的存在，改变了栅极上电荷的自由扩散能力，当栅极周围的电介质出现漏电途径时，栅极上的电荷不会轻易的流失，因此可以提高存储单元数据保持能力。附图说明图1为本专利技术实施例提供的一次可编程存储单元的俯视图。图2为图1沿A-A的剖视图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。下面结合附图对本专利技术进一步说明。本专利技术实施例提供一种一次可编程存储单元，所述存储单元包括串联的控制MOS管1和存储MOS管2，所述存储MOS管2的栅极201处于浮置状态，且所述存储MOS管2的栅极201中包括P型栅和N型栅，P型栅和N型栅的相互扩散并接触，两者的接触区形成PN结二极管，以减少所述栅极201内的空穴或电子的扩散。由于存储MOS管2的栅极201（即浮栅）上既有P型栅（空穴，P+），又有N型栅（电子，N+），由于空穴为正电荷、电子为负电荷，则P型栅和N型栅在存储MOS管2的栅极201上扩散并在两者的接触区形成一个稳定PN结二极管，以两者的接触区为界，存储MOS管2的栅极201可分为P+区202和N+区203。在P+区202的多子为空穴、少子为电子；而在N+区203的多子为电子、少子为空穴。由于浓度上的差异，P+区202的空穴会向N+区203扩散，N+区203的电子会向P+区202扩散，而空穴和电子的接触区的固定电荷会形成内建电场，阻止N+区203/P+区202的电子/空穴向另一区进一步向扩散，当扩散和电场下的漂移达成动态平衡时，空穴和电子会形成一个稳定的二极管。与现有技术中的一次可编程存储单元不同的是，本专利技术实施例在对存储单元进行编程以后，存储在存储MOS管2的栅极201上的电荷因为PN结二极管的存在，改变了电荷的自由扩散能力。当存储MOS管2的栅极201周围的电介质出现漏电途径时，存储的电荷由于PN结二极管的阻挡，不会轻易的流失，因此可以提高存储单元数据保持能力。优选地，所述控制MOS管1和所述存储MOS管2为PMOS管。具体地，控制MOS管1和存储MOS管2位于同一N型衬底4，掺杂区102、103、204、205为P型，控制MOS管1的栅极101为P型。优选地，所述控制MOS管1的漏极103和所述存储MOS管2的源极204共用一个P型掺杂区。在另一些实施例中，当控制MOS管和存储MOS管为NMOS管时，控制MOS管的源极和存储MOS管的漏极204共用一个N型掺杂区。在具体实施例中，控制MOS管1的栅极101为存储单元的字线，源极102为存储单元的源极；存储MOS管2的漏极205为存储单元的位线端。优选地，所述存储MOS管2的栅极201中的所述P型栅和所述N型栅形成的PN结二极管将栅极201分为P+区202和N+区203，其中P+区202中的多子为空穴、少子为电子，所述N+区203中的多子为电子、少子为空穴。本专利技术实施例还提供一种一次可编程存储单元的制作方法，所述一次可编程存储单元包括串联的控制MOS管1和存储MOS管2，所述存储MOS管2的制作方法包括以下步骤：提供衬底4；在衬底4上依次形成介质层、栅极层；在栅极层中同时注入P型掺杂和N型掺杂以在所述栅极层中同时形成P型栅和N型栅，所述P型掺杂和所述N型掺杂在所述栅极层中相互接触以形成PN结二本文档来自技高网...

【技术保护点】
1.一种一次可编程存储单元，其特征在于，所述存储单元包括串联的控制MOS管和存储MOS管，所述存储MOS管的栅极处于浮置状态，且所述存储MOS管的栅极中包括P型栅和N型栅，所述P型栅和所述N型栅相互扩散并接触，两者的接触区形成PN结二极管，以减少所述栅极内的空穴或电子的扩散。/n

【技术特征摘要】
1.一种一次可编程存储单元，其特征在于，所述存储单元包括串联的控制MOS管和存储MOS管，所述存储MOS管的栅极处于浮置状态，且所述存储MOS管的栅极中包括P型栅和N型栅，所述P型栅和所述N型栅相互扩散并接触，两者的接触区形成PN结二极管，以减少所述栅极内的空穴或电子的扩散。


2.根据权利要求1所述的一次可编程存储单元，其特征在于，所述控制MOS管和所述存储MOS管相连的极共用一个掺杂区。


3.根据权利要求2所述的一次可编程存储单元，其特征在于，所述控制MOS管和所述存储MOS管为PMOS管。


4.根据权利要求1所述的一次可编程存储单元，其特征在于，所述存储MOS管的栅极中的所述P型栅和所述N型栅形成的PN结二极管将所述栅极分为P+区和N+区，其中P+区中的多子为空穴、少子为电子，所述N+区中的多子为电子、少子为空穴。


5.一种一次可编程存储单元的制作方法，其特征在于，所述一次可编程存储单元包括串联的控制MOS管和存储MOS管，所述存储MOS管的制作方法包括以下步骤：

【专利技术属性】
技术研发人员：王明，王捷吟，倪红松，王腾锋，
申请(专利权)人：成都锐成芯微科技股份有限公司，
类型：发明
国别省市：四川;51