【技术实现步骤摘要】
半导体器件及其栅极结构的形成方法
本专利技术涉及半导体
，特别是涉及一种半导体器件及其栅极结构的形成方法。
技术介绍
随着CMOS器件特征尺寸的不断缩小，集成度的不断提高，集成电路芯片的功耗也不断增加。然而，因MOS晶体管基于热载流子扩散导通机制，导致其无法克服波尔兹曼限制，即对器件的亚阈值斜率的限制，使其在室温下无法小于60mV/dec。目前，将铁电材料代替场效应晶体管中的高K栅介质材料，利用铁电材料的负电容效应能够突破亚阈值摆幅的玻尔兹曼限制，实现超陡亚阈值摆幅。负电容场效应晶体管(NCFET)具有更高的开/关电流比，为超高速、低功耗高性能逻辑电路和存储器应用提供了新的途径。且其与传统业界CMOS工艺完全兼容，工艺简单，成本较低，便于应用于大规模生产。然而，在当前的NCFET器件中，为了满足CMOS器件所需的阈值电压所采用的具有双带边功函数的栅金属会严重影响负电容效应；而为了进一步微缩而减薄的铁电栅介质又会急剧增大栅漏电流。上述矛盾严重制约了NCFET器件的发展，是本领域急需解决的问题。因此...
【技术保护点】
1.一种半导体器件栅极结构的形成方法，其特征在于，包括如下步骤：/n提供半导体层，在所述半导体层上形成包括N型MOSFET区域或/和P型MOSFET区域的有源区；/n在所述有源区上依次形成假栅叠层、栅极侧墙、N型或/和P型源/漏区以及层间介质层；/n去除所述假栅叠层以形成栅极开口，在所述栅极开口处依次形成界面氧化物层和铁电材料栅介质层；/n在所述铁电材料栅介质层上形成应力牺牲层，并进行退火处理；在所述退火处理过程中，通过所述应力牺牲层的夹持作用，诱发所述铁电材料栅介质层形成铁电相栅介质层；/n去除所述应力牺牲层；以及/n在所述铁电相栅介质层上形成金属栅层。/n
【技术特征摘要】
1.一种半导体器件栅极结构的形成方法，其特征在于，包括如下步骤：
提供半导体层，在所述半导体层上形成包括N型MOSFET区域或/和P型MOSFET区域的有源区；
在所述有源区上依次形成假栅叠层、栅极侧墙、N型或/和P型源/漏区以及层间介质层；
去除所述假栅叠层以形成栅极开口，在所述栅极开口处依次形成界面氧化物层和铁电材料栅介质层；
在所述铁电材料栅介质层上形成应力牺牲层，并进行退火处理；在所述退火处理过程中，通过所述应力牺牲层的夹持作用，诱发所述铁电材料栅介质层形成铁电相栅介质层；
去除所述应力牺牲层；以及
在所述铁电相栅介质层上形成金属栅层。
2.根据权利要求1所述的半导体器件栅极结构的形成方法，其特征在于，在所述半导体层上形成所述铁电材料栅介质层前，还包括先在所述界面氧化物层上形成高K籽晶层的步骤；所述高K籽晶层用于增加在所述退火处理过程中形成的所述铁电相栅介质层的铁电相强度，并减小栅漏电流。
3.根据权利要求2所述的半导体器件栅极结构的形成方法，其特征在于，形成所述高K籽晶层的材料包括ZrO2及TiO2中的至少一种；所述高K籽晶层的厚度范围介于0.5nm至2.5nm之间。
4.根据权利要求1所述的半导体器件栅极结构的形成方法，其特征在于，形成所述界面氧化层的材料包括SiO2、SiON、HfO2、Al2O3、HfSiO、HfSiON、HfAlON、Y2O3、La2O3及HfLaON中的至少一种；所述界面氧化层的厚度范围介于0.5nm至1.5nm之间。
5.根据权利要求1所述的半导体器件栅极结构的形成方法，其特征在于，在所述铁电材料栅介质层上形成所述应力牺牲层前，还包括先在所述铁电材料栅介质层上形成腐蚀势垒金属层的步骤；在去除所述应力牺牲层时，采用刻蚀工艺去除所述应力牺牲层，并使刻蚀停止于所述腐蚀势垒金属层上。
6.根据权利要求5所述的半导体器件栅极结构的形成方法，其特征在于，形成所述腐蚀势垒金属层的材料包括TaN、Ta、MoN及WN中的至少一种；所述腐蚀势垒金属层的厚度范围介于1.0nm至2.0nm之间。
7.根据权利要求5所述的半导体器件栅极结构的形成方法，其特征在于，所述刻蚀工艺包括干法刻蚀和湿法腐蚀。
8.根据权利要求1所述的半导体器件栅极结构的形成方法，其特征在于，所述应力牺牲层包括TiN层；所述应力牺牲层的厚度范围介于3nm至10nm之间。
9.根据权利要求1所述的半导体器件栅极结构的形成方法，其特征在于，所述退火处理包括快速热退火工艺，所述退火处理的退火温度范围介于350℃至850℃之间，所述退火处理的退火时间范围介于20秒至40秒之间。
10.根据权利要求1...
【专利技术属性】
技术研发人员：徐秋霞，陈凯，
申请(专利权)人：上海新微技术研发中心有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。