存储器管理单元和用于存储器管理的方法技术

一种存储器管理单元，包括：（ｉ）多个数据段描述符，每个数据段描述符与数据存储器段相关联；（ｉｉ）多个程序段描述符，每个程序段描述符与程序存储器段相关联；和（ｉｉｉ）控制器，其适于响应任务切换更换多个数据段描述符和多个程序段描述符的内容。一种用于存储器管理的方法，所述方法包括：（ｉ）提供多个数据段描述符；每个数据段描述符与数据存储器段相关联，并且提供多个程序段描述符，每个程序段描述符与程序存储器段相关联；（ｉｉ）接收和存储程序任务标识符和数据任务标识符；（ｉｉｉ）接收数据访问请求并且确定如何响应多个数据段描述符的内容处理数据访问请求；和（ｉｖ）接收程序访问请求并且确定如何响应多个程序段描述符的内容处理程序访问请求。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种存储器管理单元和一种用于存储器管理的方法。
技术介绍
在本领域中已知存储器管理单元的多种配置。在Chauvel等人的题为“Priority arbitration based on current task and MMU”的美国专利申请2002/0062427和Chang等人的题为“Parallel access micro-TLB tospeed up address translation”的美国专利5,835,962中说明了某些配置，其在此处并入作为参考。现代处理器访问缓存存储器模块和所谓的高级或外部存储器模块。通常利用虚拟地址访问缓存存储器模块，同时通过提供物理地址访问外部存储器模块。典型地，由处理器提供的虚拟地址由处理器以外的部件翻译为物理地址。Neiger等人的题为“virtual translationlookaside buffer”的美国专利申请2002/0082824；Arimilli等人的题为“Hardware managed virtual-to-physical address translation mechanism”的美国专利申请2004/0117587和Mansell等人的题为“Apparatus andmethod for controlling access to a memory”的美国专利申请2004/0143720，其在此处并入作为参考，描述了多种地址翻译技术。需要提供一种有效率的存储器管理单元，其能够执行有效的地址翻译。为了增加系统的可靠性，提出了多种技术，Dahan等人的题为“Secure mode for processors supporting MMU and interrupts”的美国专利申请2003/0140245，其在此处并入作为参考，描述了一种其中实现了安全操作模式的系统和方法。另一技术包括，限制对多种寄存器的访问，并且还通过定义多个特权级别，防止用户表单利用某些指令。典型地，这些级别包括用户特权级别和超级用户特权级别，后者比前者高。需要提供一种能够执行程序保护的有效率的存储器管理单元，并且需要一种存储器管理方法。现代的处理器通常能够执行任务切换。Joy等人的题为“Multiple-thread processor with single-thread interface shared amongthreads”的美国专利6,542,991，其在此处并入作为参考，描述了一种连接到存储器管理单元的任务切换处理器。典型地，任务切换是耗时的，并且需要在数据和指令总线上交换许多控制信号、信息等。需要提供一种能够执行有效率的任务切换的有效率的存储器管理单元。
技术实现思路
一种存储器管理单元，其促成了一种快速硬件机制，用于将虚拟地址翻译为物理地址。该存储器管理单元便利地针对多个特权级别(诸如用户特权级别、超级用户特权级别)提供数据和程序访问保护，并且能够拦截错误访问。可以针对每个任务和/或每个数据存储器段或每个指令存储器段，对错误访问的特性编程。该存储器管理单元便利地能够提供多种缓存限定符字段，因此在任务切换的情况中节约了总线带宽。一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联，以及多个程序段描述符，每个程序段描述符与程序存储器段相关联；和控制器，其适于响应任务切换，更换多个数据段描述符和多个程序段描述符的内容。附图说明通过下面的详细描述，结合附图，将更加全面地理解和认识本专利技术，在附图中图1是根据本专利技术的实施例的装置示意图；图2是根据本专利技术的实施例的存储器管理模块的多种部件的示意图；图3是根据本专利技术的实施例的存储器管理单元的多个寄存器的示意图；图4是根据本专利技术的实施例的用于存储器管理的方法的流程图。具体实施例方式图1说明了根据本专利技术的实施例的存储器管理单元(MMU)10及其环境(共同被标注为30)。MMU 10便利地是包括一个或多个处理器的片上系统的一部分，并且便利地是蜂窝电话的一部分，但是不限于此。片上系统通常包括外围总线，其连接到多个外围设备，诸如I/O设备、音频和视频设备、以及存储器模块。环境30包括处理器18，其具有两个数据总线XA 22和XB 24以及指令总线P 26。每个该数据总线具有数据比特线、地址比特线和控制比特线。MMU 10连接到所有三个总线(XA、XB和P)。MMU 10进一步连接到数据通道12，并且连接到指令通道14，并且进一步经由线28连接到处理器18。数据通道12连接到总线XA 22和XB 24。包括指令缓存和附加部件的指令信道14连接到总线P 26。诸如一级RAM存储器16的内部存储器连接到数据总线XA 22和XB 24。数据通道12，以及指令通道14经由接口20连接到附加部件，诸如附加存储器模块40。数据通道12包括数据缓存、写通缓冲器、写回缓冲器和用于确定服务哪个部件的数据找取单元。应当注意，附加存储器模块可以是多级缓存架构的一部分，同时数据通道12包括第一级缓存模块，并且附加存储器是二级缓存存储器。附加存储器模块还可以是外部存储器的一部分，该外部存储器还被称为主存储器。图2说明了根据本专利技术的实施例的存储器管理模块10的部件。出于简化的目的，未说明部件之间的连接以及部件同多种内部和外部总线和线之间的连接。MMU 10包括数据存储器属性和翻译表格(DMATT)100、指令存储器属性和翻译表格(IMATT)130、指令/数据标识符支持单元160、扩展核心控制寄存器单元170、保护单元190以及控制该多种部件操作的控制器200。DMATT 100包括20个条目100(S)，而索引S是1～20之间的正整数。这20个条目有助于定义高达20个不同的数据存储器区域，每个数据存储器区域具有其唯一的存储器特性和访问权利。应当注意，除了这20个条目以外，DMATT 100可以包括附加缺省条目，其可以在MMU禁用或者描述符错失未导致访问拦截时使用。每个条目100(S)包括虚拟段数据描述符VSD(S)102(S)和相关的物理数据段描述符PSD(S)112(S)。VSD(S)102(S)包括虚拟数据基本地址字段VBAD(S)1021(S)、数据存储器区域尺寸字段VSD 1022(S)、至少一个数据访问许可字段，诸如APD(S)1023(S)、系统/共享虚拟数据存储器字段SSVDM(S)1024(S)和描述符使能比特DE 1025(S)。SSVDM(S)1024(S)指出数据段是否被定义为共享。例如，当存在两个特权级别时(诸如用户和超级用户)，可以存在两个访问许可字段。PSD(S)112(S)包括关于VSD(S)的物理数据基本地址字段PBAD(S)1121(S)、指出是否允许推测找取操作的数据找取策略指示字段DF(S)1122(S)、数据写策略指示字段DW(S)1123(S)、全局数据字段GD(S)1124(S)，其指出利用专用属性将针对该段的数据访问发出到系统(环境)，该专用属性使外部系统能够激活其缓存一致性侦测器、以及数据突发字段BDF(S)1125(S)，其典型地使用基本数据单位定义数据突发尺寸。数据写策略可以包括可缓存写通、可缓存写回、不可缓存写通以及具有处理器暂停的不可缓本文档来自技高网...

【技术保护点】
一种存储器管理单元，包括：　　　　多个数据段描述符，每个数据段描述符与数据存储器段相关联；　　　　多个程序段描述符，每个程序段描述符与程序存储器段相关联；和　　　　控制器，其适于响应任务切换而更换多个数据段描述符和多个程序段描述符的内容。

【技术特征摘要】
【国外来华专利技术】1.一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联；多个程序段描述符，每个程序段描述符与程序存储器段相关联；和控制器，其适于响应任务切换而更换多个数据段描述符和多个程序段描述符的内容。2.权利要求1的存储器管理单元，进一步包括指令/数据标识符支持单元，用于存储程序任务标识符和数据任务标识符。3.权利要求1的存储器管理单元，其中程序段描述符存储关于至少一个特权级别的程序访问许可信息，而数据段描述符存储数据访问许可信息。4.权利要求1的存储器管理单元，其中至少一个数据段描述符和至少一个程序段描述符适于被选择性地使能。5.权利要求1的存储器管理单元，其中数据段描述符存储数据访问许可信息、数据访问写策略、数据预找取相关信息和数据找取突发尺寸。6.权利要求1的存储器管理单元，其中数据段描述符存储数据地址翻译相关信息，而程序段描述符存储程序地址翻译相关信息。7.一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联；多个程序段描述符，每个程序段描述符与程序存储器段相关联；和指令/数据标识符支持单元，用于存储程序任务标识符和数据任务标识符。8.权利要求6的存储器管理单元，其中程序段描述符存储程序访问许可信息，而数据段描述符存储数据访问许可信息。9.权利要求8的存储器管理单元，其中数据段描述符存储数据地址翻译相关信息，而程序段描述符存储程序地址翻译相关信息。10.一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联；多个程序段描述符，每个程序段描述符与程序存储器段相关联；并且其中至少一个数据段描述符和至少一个程序段描述符适于被选择性地使能。11.权利要求10的存储器管理单元，其中数据段描述符存储数据地址翻译相关信息，而程序段描述符存储程序地址翻译相关信息。12.一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联；以及多个程序段描述符，每个程序段描述符与程序存储器段相关联；其中程序段描述符存储程序访问许可信息，而数据段描述符存储数据访问许可信息。13.一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联；多个程序段描述符，每个程序段描述符与程序存储器段相关联；并且其中数据段描述符存储数据访问许可信息、数据访问写策略、数据预找取相关信息和数据找取突发尺寸。14.一种存储器管理单元，包括多个数据段描述符，每个数据段描述符与数据存储器段相关联；多个程序段描述符，每个程序段描述符与程序存储器段相关联；并且其中数据段描述符存储数据地址翻译相关信息，而程序段描述符存储程序地址翻译相关信息。15.一种用于存储器管理的方法，所述方法包括提供多个数据段描述符，每个数据段描述符与数据存储器段相关联，并且提供多个程序段描述符，每个程序段描述符与程序存储器段相关联；接收数据访问请求并且确定如何响应多个数据段描述符的内容处理数据访问请求；接收程序访问请求并且确定如何响应多个程序段描述符的内容处理程序访问请求；并且响应任务切换而更换多个数据段描述符和多个程序段描述符的内容。16.权利要求15的方法，进一步包括存储程序任务标识符和数据任务标识符。17.权利要求15的方法，其中确定如何处理程...

【专利技术属性】
技术研发人员：摩西安舍尔，摩西巴沙尔，尤里达扬，雅各布埃弗拉特，伊塔伊佩莱德，兹维卡罗森沙因，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]