存储器访问控制装置及其方法、存储器访问控制器及其方法制造方法及图纸

本发明专利技术公开了一种通过增强型ＡＨＢ总线协议提高ＳＤＲＡＭ访问性能的存储器访问控制器，包括：至少一个存储器访问主控，用于发出存储器访问指令，该指令包括ＨＬＥＮ信号，表示所传输数据的突发长度；以及存储器访问控制器，用于基于由该存储器访问主控产生的ＨＬＥＮ信号控制对存储器的访问。

【技术实现步骤摘要】

本专利技术通常涉及一种用于改善存储器访问性能的增强型AHB总 线协议，特别地，本专利技术涉及一种能够利用增强型AHB总线协议改 善SDRAM访问性能的存储器访问控制装置、存储器访问控制方法、 计算机程序及其存储介质。
技术介绍
随着对更强大和更灵活的计算设备的需求的增加，已开发出越来 越多的片上系统(SoC)。许多SoC包含由多个公司提供的专用集成电 路(ASIC)。先进RISC机器(ARM)微处理器在SoC解决方案中被普遍应 用。可以说，目前普遍认为ARM嵌入技术是用于便携应用的ASIC 设计的工业标准。因此，创造并使用强大、便携而且同时可重复利用 的、能够增强ARM内核的知识产权(IP),对于任何ASIC设计中心都 是至关重要的。先进微控制器总线体系结构(AMBA)是一种开放标准的片上总 线规范，该规范详细说明了构成SoC的功能块之间互连和管理的策 略。AMBA定义了一种在SoC内部多个块之间连接的信号协议。它 便于带有多个外围设备的嵌入式处理器(例如ARM微处理器)的开 发。AMBA通过为SoC模块定义一种公共总线结构提高了可重用设 计方法。SoC，尤其是基于ARM的SoC，很适合于通信应用，包括电缆 调制解调器、xDSL、 IP通话(VoIP)和因特网应用产品、手持设备(例 如个人数字助理)、GSM和UMTS系统、^字摄像机、手机等等。SoC也能^L用于汽车工业，例如车内处理任辛。随着SoC在上述通信和多媒体领域的善及，对高带宽的需求成 为SoC的瓶颈。先进高性能总线(AHB)是被广泛应用于工业的高性能 系统总线，而SDRAM是大部分SoC系统的主要存储器。因而，提高 SoC的存储器访问速度是很有价值的。AMBA AHB适用于高性能、高时钟频率的系统模块。AHB担当 高性能的系统中枢总线。通过低功率外围宏单元功能，AHB支持处理 器、片上存储器和片外外部存储器接口之间的高效连接。AHB还专门 用于确保采用综合和自动化测试技术的高效设计流程的易用性。AHB支持多个总线主控并提供高带宽操作，AMBA AHB实现了 高性能、高时钟频率系统所要求的特性，包括突发传输、分段处理、 单周期总线主控切换、单个时钟边沿操作、非三态的实现方式和更宽 的数据总线配置(64/128位)。 '一个AMBA AHB设计可以包含一个或多个总线主控，通常一个 系统至少包含处理器和测试接口。然而，包含直接存储器访问(DMA) 或数字信号处理器(DSP)作为总线主控也很常见。外部存储器接口 、先进外围总线(APB)桥和任何内部存储器是最 常见的AHB受控。AHB受控也可以包含系统中任何其他的外围设备。 但是，低带宽外围设备通常位于APB上.一个典型的AMBA AHB系统i殳计包含以-下组件AHB主控-总线主控能够通过提供地址和控制信息发起读写操 作。在任一时刻只允许一个总线主控主动使用总线。AHB受控-总线受控在给定的地址空间范围内对读或写操作做 出响应。总线受控向主动的主控返回成功、失败或等待数据传输的信 号。AHB仲裁器-总线仲裁器确保在某一时刻只允许一个总线主控 发起数据传输。尽管仲裁协议是固定的，根据应用要求仍能够实现任 何仲裁算法，例如最高优先级或公平访问。 一个AHB可仅包含一个仲 裁器，尽管对于单总线主控系统而言仲裁器是没有意义的。AHB译码器-AHB译码器用于译码每一次传输的地址，并为这 一传输所涉及的受控提供选中信号。所有AH，实现都需要一个中央译 码器。AMBA AHB总线协议被设计用于中央多路复用器互连方案。利 用这一方案，所有总线主控发出指明它们所希望执行的传输的地址和 控制信号，并且仲裁器决定哪一个主控将其地址和控制信号发送到所 有受控。中央译码器被用于控制读数据并响应信号多路复用器，该译 码器从这一传输所涉及的受控中选择适当的信号。图l示出了实现一 个具有三个主控和四个受控的AMBA AHB设计所需的结构。在开始AMBA AHB传输前，总线主控必须被授权访问总线。这 一过程由主控向仲裁器声明一个请求信号开始。然后仲裁器指明该主 控何时将被授权使用总线。被授权的总线主控通过驱动地址和控制信号开始一次AMBA AHB传输。这些信号提供关于地址、方向和传输宽度的信息，还指明 这一传输是否构成一次突发的一部分。允许两种不同的突发传输方 式 一种是递增突发，该突发在地址边界不环回，另一种是环回(wrap) 突发，该突发在特定地址边界处进行环回。利用写数据总线将数据从主控转移到受控，同时利用读数据总线 将数据从受控转移到主控。每个传输包含一个地址和控制周期以及一个或多个数据周期。地址不能被延展，因此所有受控必须在此期间内对地址进行采 样。然而，使用HREADY信号能够延展数据。当该信号为低时，等待 状态被插入传输，并给受控以额外的时间来提供或采样数据。在传输中，受控利用响应信号显示状态，该信号为HRESP[1:0J:OKAY:响应OKAY表明传输进展正常，当HREADY变为高时该 响应表示传输已成功完成。ERROR:响应ERROR表明发生了一个传输错误，传输不成功。 RETRY和SPLIT:传输响应RETRY和SPLIT都表明该传输不能 立即完成，但总线主控应继续尝试进行该传输。 正常操作过程中，在仲裁器授权另一主控访问总线之前，允许一 个主控完成一次特定突发中的所有传输。然而，为了避免过长的仲裁 等待时间，仲裁器可能中断一次突发，这种情况下，该主控必须对总 线重新进行仲裁以完成这次突发中的剩余传输。一次AHB传输具有两个不同的部分地址部分，它仅持续一个 周期，数据部分，它可能需要多个周期。这是通过HREADY信号实现 的。图2示出了最简单的传输，该传输没有等待状态。在没有等待状态的简单传输过程中，主控在HCLK的上升沿之后 向总线驱动地址和控制信号，然后受控在时钟信号的下一个上升沿对 地址和控制信息进行采样。受控对地址和控制信息进行采样之后，开 始驱动适当的响应信号，该响应信号在时钟信号的第三个上升沿被总 线主控采样。这个简单的例子说明了地址部分和数据部分的传输如何在不同 的时钟周期内发生。事实上，任何传输的地址部分都发生在前一传输 的数据部分。这种地址和数据的重叠是总线^流水线特性的基本原 理，并能带来高性能操作，同时还给受控提供充足的时间来对传输作 出响应。每个传输都可以被归类为四种不同类型之一，这些类型由表l所 示的HTRANS[1:0I信号表示。 表l传输类型译码<table>table see original document page 10</column></row><table>此外，AHB支持突发传输。在AMBAAHB协议中，不仅定义了 未定义长度突发和单个传输，也定义了4、 8和16拍突发。协议中既支 持递增突发也支持环回突发。递增突发访问连续的位置并且突发中每 一次传输的地址都是前一地址的递增。对于环回突发，如果传输的起 始地址不与突发中的总字节数(数据尺寸x拍次)相对齐，那么当到达边界时突发中的传输的地址将会环回。例如， 一个4拍环回字(4字 节)突发访问会在16字节边界处环回。因此，如果传输的起始地址是 0x34，那么它有本文档来自技高网...

【技术保护点】
一种存储器访问控制装置，该装置通过总线与存储器相连，所述装置包括：　　　　至少一个与该总线相连的存储器访问主控，用于发出存储器访问指令，该指令包括ＨＬＥＮ信号，表示将要在该总线上传输的数据的突发长度；和　　　　存储器访问控制器，该控制器与该至少一个存储器访问主控相耦合，用于基于该存储器访问主控产生的ＨＬＥＮ信号控制对存储器的访问。

【技术特征摘要】
1.一种存储器访问控制装置，该装置通过总线与存储器相连，所述装置包括至少一个与该总线相连的存储器访问主控，用于发出存储器访问指令，该指令包括HLEN信号，表示将要在该总线上传输的数据的突发长度；和存储器访问控制器，该控制器与该至少一个存储器访问主控相耦合，用于基于该存储器访问主控产生的HLEN信号控制对存储器的访问。2. 根据权利要求1的存储器访问控制装置，进一步包含HLEN 使能线，用于把HLEN使能信号施加给该存储器访问控制器。3. 根据权利要求2的存储器访问控制装置，其中该存储器访问 控制装置支持AHB系统总线，并且该存储器访问主控进一步依照该 AHB系统总线产生HBURST信号。4. 根据权利要求3的存储器访问控制装置，其中对于固定突发 长度传输，如果不知道突发长度传输，则HLEN等于HBURST长度。5. 根据权利要求3的存储器访问控制装置，其中对于递增的不 定突发长度传输，使用HBURST信号，忽略HLEN信号。6. 根据权利要求1至5中任何一项的存储器访问控制装置，其 中所述存储器访问控制器包括至少一个存储器访问受控，用于基于由相应的存储器访问主控发 出的存储器访问指令产生存储器访问请求，并将该存储器访问控制器 的信息反馈给相应的存储器访问主控；至少一个HLEN信号译码器，其分别与至少一个存储器访问受 控相耦合，用于对包含在由相应的存储器访问主控发出的存储器访问 指令中的HLEN信号进行译码；仲裁器，用于接收由该至少一个存储器访问受控产生的存储器访 问请求，并对接收到的存储器访问请求分类，以产生连续的访问命令；命令緩沖器，用于连续地存储由该仲裁器产生的访问命令；和 命令控制器，用于读取存储在命令緩冲器中的访问命令，并产生 存储器访问指令以控制数据的传输。7. —种存储器访问控制器，包括至少一个存储器访问受控，用于接收由相应的存储器访问主控发 出的存储器访问指令，产生存储器访问请求，并向相应的存储器访问 主控提供该存储器访问控制器的信息，其中由相应的存储器访问主控 发出的该存储器访问指令包拾HLEN信号，其表示正在传输的数据的 突发长度；至少一个HLEN信号译码器，其分别与至少一个存储器访问受 控相耦合，用于对包含在由相应的存储器访问主控发出的存储器访问 指令中的HLEN信号进行译码；仲裁器，用于接收由该至少一个存储器访问受控产生的存^ft器访 问请求，并对接收到的存储器访问请求分类，以产生连续的访问命令；命令緩冲器，用于连续地存储由该仲裁器产生的访问命令；和命令控制器，用于读取存储在命令緩冲器中的访问命令，并产生 存储器访问指令以控制数据的传输。8. 根据权利要求7的存储器访问控制器，进一步包含HLEN使 能线，用于把HLEN使能信号施加给该存储器访问控制器。9. ...

【专利技术属性】
技术研发人员：韩奇，肖，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]