串行中断方法、设备、串行中断处理方法以及处理器技术

一种串行中断方法、设备、串行中断处理方法以及处理器。该串行中断方法包括：接收空白串行中断请求信号以及外设的电平信号；基于空白串行中断请求信号，根据该电平信号来生成包括指示中断位的指示串行中断请求信号，其中，指示中断位基于由第一电平与第二电平表示的二进制代码来标识该外设；以及将指示串行中断请求信号发送至处理器。请求信号发送至处理器。请求信号发送至处理器。

【技术实现步骤摘要】
串行中断方法、设备、串行中断处理方法以及处理器


[0001]本公开的实施例涉及处理器领域，且更具体地涉及一种串行中断方法、设备、串行中断处理方法以及处理器。

技术介绍

[0002]少管脚数(Low pin count，LPC)总线用于将低带宽设备和“老旧”设备连接到中央处理单元(central processing unit，CPU)上。常见的低带宽设备有：基本输入输出系统(Basic Input Output System，BIOS)、串行接口、并行接口、软盘控制器等，“老旧”设备例如包括可编程中断控制器、可编程计时器等设备，这些通过LPC总线连接至CPU的设备可以统称为外部设备，或者外设。目前，基于LPC的串行中断方案是通过串行中断信号将请求中断的外设指示给CPU，以使得CPU对该外设的中断请求进行相应的中断响应。

技术实现思路

[0003]本公开提供了一种串行中断方法、设备、串行中断处理方法以及处理器，利用由第一电平与第二电平表示的二进制代码来标识请求中断的外设，由此扩展请求中断的外设数目。
[0004]根据本公开的一方面，提供了一种串行中断方法，包括：接收空白串行中断请求信号以及外设的电平信号；基于空白串行中断请求信号，根据电平信号来生成包括指示中断位的指示串行中断请求信号，其中，指示中断位基于由第一电平与第二电平表示的二进制代码来标识该外设；以及将指示串行中断请求信号发送至处理器。
[0005]根据本公开的一些实施例，上述串行中断方法还包括：为外设分配唯一的二进制代码，并存储外设的电平信号与二进制代码的对应关系。
[0006]根据本公开的一些实施例，接收空白串行中断请求信号包括：从处理器或者从外设接收空白串行中断请求信号，其中，空白串行中断请求信号包括起始帧、结束帧以及位于起始帧和结束帧之间的空白中断位，空白中断位由多个时钟周期的第一电平组成。
[0007]根据本公开的一些实施例，生成包括指示中断位的指示串行中断请求信号包括：基于所接收的电平信号以及所存储的电平信号与二进制代码的对应关系来确定外设的二进制代码；以及按照该二进制代码，将空白中断位转换为指示中断位，其中，指示中断位中的第一电平表示二进制低位，指示中断位中的第二电平表示二进制高位。
[0008]根据本公开的一些实施例，上述串行中断方法还包括：将外设的电平信号与二进制代码的对应关系发送至处理器，其中，处理器在接收到该指示串行中断请求信号的情况下，基于上述对应关系以及该指示串行中断请求信号中的指示中断位来确定请求中断的外设。
[0009]根据本公开的一些实施例，空白中断位中包括的时钟周期的数目是由处理器设置的。
[0010]根据本公开的一些实施例，上述串行中断方法还包括：设置中断屏蔽寄存器，其
中，中断屏蔽寄存器包括屏蔽指示位，用于指示是否屏蔽串行中断。
[0011]根据本公开的一些实施例，将指示串行中断请求信号发送至处理器包括：检测中断屏蔽寄存器中的屏蔽指示位；在检测到中断屏蔽寄存器中的屏蔽指示位为预定位的情况下，将指示串行中断请求信号发送至处理器。
[0012]根据本公开的另一方面，提供了一种串行中断设备，包括：中断信号接收器，配置成接收空白串行中断请求信号以及外设的电平信号；中断请求生成器，配置成基于空白串行中断请求信号，根据电平信号来生成包括指示中断位的指示串行中断请求信号，其中，指示中断位基于由第一电平与第二电平表示的二进制代码来标识外设；以及中断信号发送器，配置成将指示串行中断请求信号发送至处理器。
[0013]根据本公开的又一方面，提供了一种串行中断处理方法，包括：接收指示串行中断请求信号，其中，指示串行中断请求信号包括指示中断位，指示中断位基于由第一电平与第二电平表示的二进制代码来标识请求中断的外设；基于指示中断位进行串行中断响应。
[0014]根据本公开的一些实施例，该串行中断处理方法还包括：接收并存储外设的电平信号与二进制代码的对应关系，其中，在该对应关系中，外设的电平信号与二进制代码一一对应。
[0015]根据本公开的一些实施例，指示串行中断请求信号是由串行中断设备通过以下步骤生成的：接收空白串行中断请求信号以及外设的电平信号；基于空白串行中断请求信号，根据电平信号来生成包括指示中断位的指示串行中断请求信号。
[0016]根据本公开的一些实施例，空白串行中断请求信号包括起始帧、结束帧以及位于起始帧和结束帧之间的空白中断位，空白中断位由多个时钟周期的第一电平组成，其中，串行中断设备生成包括指示中断位的指示串行中断请求信号包括：基于所接收的电平信号以及外设的电平信号与二进制代码的对应关系来确定外设的二进制代码；以及按照该二进制代码，将空白中断位转换为指示中断位，其中，指示中断位中的第一电平表示二进制低位，指示中断位中的第二电平表示二进制高位。
[0017]根据本公开的一些实施例，基于指示中断位进行串行中断响应包括：基于外设的电平信号与二进制代码的对应关系以及指示中断位确定请求中断的外设；以及对该外设进行串行中断响应。
[0018]根据本公开的又一方面，提供了一种处理器，包括：信号接收器，配置成接收指示串行中断请求信号，其中，指示串行中断请求信号包括指示中断位，指示中断位基于由第一电平与第二电平表示的二进制代码来标识请求中断的外设；中断响应器，配置成基于指示中断位进行串行中断响应。
[0019]本公开的实施例提供的串行中断方法、设备、串行中断处理方法以及处理器，利用由第一电平与第二电平表示的二进制代码来标识请求中断的外设，由此扩展请求中断的外设数目。
附图说明
[0020]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
[0021]图1示出了基于LPC总线的系统连接示意图；
[0022]图2A示出了电平中断方式中的外设的电平信号示意图；
[0023]图2B示出了基于LPC的串行中断请求信号的示意图；
[0024]图2C示出了SerIRQ信号的示意图；
[0025]图3示出了根据本公开实施例的串行中断方法的示意性流程图；
[0026]图4示出了根据本公开实施例的指示串行中断信号的示意图；
[0027]图5示出了根据本公开实施例的串行中断处理方法的示意性流程图；
[0028]图6示出了根据本公开实施例的串行中断设备的示意性框图；
[0029]图7示出了根据本公开实施例的处理器的示意性框图。
具体实施方式
[0030]下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本公开一部分的实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在无本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串行中断方法，包括：接收空白串行中断请求信号以及外设的电平信号；基于所述空白串行中断请求信号，根据所述电平信号来生成包括指示中断位的指示串行中断请求信号，其中，所述指示中断位基于由第一电平与第二电平表示的二进制代码来标识所述外设；以及将所述指示串行中断请求信号发送至处理器。2.根据权利要求1所述的方法，还包括：为所述外设分配唯一的二进制代码，并存储所述外设的电平信号与二进制代码的对应关系。3.根据权利要求2所述的方法，其中，所述接收空白串行中断请求信号包括：从所述处理器或者从所述外设接收所述空白串行中断请求信号，其中，所述空白串行中断请求信号包括起始帧、结束帧以及位于所述起始帧和结束帧之间的空白中断位，所述空白中断位由多个时钟周期的第一电平组成。4.根据权利要求3所述的方法，其中，所述生成包括指示中断位的指示串行中断请求信号包括：基于所接收的所述电平信号以及所存储的所述电平信号与二进制代码的对应关系来确定所述外设的二进制代码；以及按照所述二进制代码，将所述空白中断位转换为所述指示中断位，其中，所述指示中断位中的第一电平表示二进制低位，所述指示中断位中的第二电平表示二进制高位。5.根据权利要求2所述的方法，还包括：将所述外设的电平信号与二进制代码的对应关系发送至所述处理器，其中，所述处理器在接收到所述指示串行中断请求信号的情况下，基于所述对应关系以及所述指示串行中断请求信号中的所述指示中断位来确定请求中断的所述外设。6.根据权利要求3所述的方法，其中，所述空白中断位中包括的时钟周期的数目是由所述处理器设置的。7.根据权利要求1所述的方法，还包括：设置中断屏蔽寄存器，其中，所述中断屏蔽寄存器包括屏蔽指示位，用于指示是否屏蔽串行中断。8.根据权利要求7所述的方法，其中，所述将所述指示串行中断请求信号发送至处理器包括：检测所述中断屏蔽寄存器中的屏蔽指示位；在检测到所述中断屏蔽寄存器中的屏蔽指示位为预定位的情况下，将所述指示串行中断请求信号发送至处理器。9.一种串行中断设备，包括：中断信号接收器，配置成接收空白串行中断请求信号以及外设的电平信号；中断请求生成器，配置成基于所述空白...

【专利技术属性】
技术研发人员：赵肖凡，范里政，陈才，刘付东，
申请(专利权)人：天津飞腾信息技术有限公司，
类型：发明
国别省市：