处理器的接口模块及其操作方法、处理器技术

一种处理器的接口模块及其操作方法、处理器。该处理器的接口模块包括：第一接口单元和控制器。第一接口单元包括多个子接口单元，被配置为可分别与多类外围设备耦接；多类外围设备被配置为占用预定的地址空间，预定的地址空间包括多个子地址空间；控制器包括寄存器，且被配置为基于寄存器存储的数据的至少部分，设置多类外围设备的至少一类外围设备占用的子地址空间。该处理器的接口模块可以降低开发工作量。作量。作量。

【技术实现步骤摘要】
处理器的接口模块及其操作方法、处理器


[0001]本公开的实施例涉及一种处理器技术，且更具体地涉及处理器的接口模块及其操作方法、处理器。

技术介绍

[0002]处理器可以包括接口模块和处理器核，接口模块包括控制器、第一接口单元和第二接口单元；第一接口单元可经由第一总线与多类外围设备耦接，第二接口单元可经由第二总线耦接与处理器核耦接。例如，多类外围设备占用预定的地址空间；处理器核可以基于请求访问的目标外围设备占用的地址空间经由处理器的接口模块来访问目标外围设备。例如，第一总线可以为低引脚数(Low Pin Count，LPC)总线，第二总线可以为外围总线(Advanced Peripheral Bus，APB总线)。
[0003]LPC总线是基于Intel标准的33MHz 4bit并行总线协议，用于代替以前的ISA总线协议。APB总线是先进微控制器总线体系结构(Advanced Microcontroller Bus Architecture，AMBA)总线协议规范定义的外围互连总线，通常用于连接外设接口。APB总线供了一个低功耗的APB接口，APB接口通常用于低带宽和不需要高性能总线的外围设备上。

技术实现思路

[0004]本公开的至少一个实施例提供了一种处理器的接口模块，其包括：第一接口单元和控制器。所述第一接口单元包括多个子接口单元，被配置为可分别与多类外围设备耦接；所述多类外围设备被配置为占用预定的地址空间，所述预定的地址空间包括多个子地址空间；所述控制器包括寄存器，且被配置为基于所述寄存器存储的数据的至少部分，设置所述多类外围设备的至少一类外围设备占用的子地址空间。
[0005]例如，在所述接口模块的至少一个示例中，所述第一接口单元被配置为可经由第一总线与所述多类外围设备耦接；所述接口模块还包括第二接口单元，所述第二接口单元被配置为与第二总线耦接；所述第二接口单元被配置为从所述第二总线接收第一地址以及与所述第一地址关联的数据，并将所述第一地址以及与所述第一地址关联的数据提供给所述控制器；以及所述控制器还被配置为：基于所述寄存器存储的数据的至少部分和所述第一地址将与所述第一地址关联的数据分发给所述多个子接口单元中所述第一地址对应的子接口单元。
[0006]例如，在所述接口模块的至少一个示例中，所述控制器还包括地址对比模块、多路复用器、第一信号端以及多个第二信号端；所述第一信号端被配置为与所述第二接口单元耦接，以从所述第二接口单元接收所述第一地址；所述地址对比模块的第一输入端被配置为与所述第一信号端耦接，以从所述第一信号端接收所述第一地址；所述地址对比模块的第二输入端被配置为与所述寄存器耦接，以从所述寄存器接收所述寄存器存储的数据的至少部分；所述地址对比模块被配置为基于所述第一地址和所述寄存器存储的数据的至少部分生成控制信号；所述多路复用器包括控制端、第三信号端以及多个第四信号端；所述控制
端被配置为与所述地址对比模块的输出端耦接，以接收所述控制信号；所述第三信号端被配置为与所述第一信号端耦接，以从所述第一信号端接收与所述第一地址关联的数据；所述多个第四信号端被配置为，作为所述多个第二信号端，分别与所述多个子接口单元耦接；以及所述多路复用器被配置为基于所述控制信号使得所述第三信号端与所述多个第四信号端中与所述第一地址对应的子接口单元耦接的第四信号端电连接，以将与所述第一地址关联的数据分发给所述第一地址对应的子接口单元。
[0007]例如，在所述接口模块的至少一个示例中，所述控制器还被配置为：从所述多个子接口单元中的第k个子接口单元接收可与所述第k个子接口单元耦接的外围设备对应的第二地址以及与所述第二地址关联的数据，k是正整数；基于所述寄存器存储的数据的至少部分将所述第二地址转换为第三地址，其中，所述第三地址隶属于可与所述第k个子接口单元耦接的外围设备占用的子地址空间；以及将所述第三地址以及与所述第二地址关联的数据提供给所述第二接口单元。
[0008]例如，在所述接口模块的至少一个示例中，所述控制器还包括地址转换模块和第一信号端；所述第一信号端被配置为与所述第二接口单元耦接；所述地址转换模块的第一输入端被配置为接收所述第二地址；所述地址转换模块的第二输入端被配置为接收所述寄存器存储的数据的对应于所述第k个子接口单元的部分；以及所述地址转换模块被配置为基于所述寄存器存储的数据的对应于所述第k个子接口单元的部分的值将所述第二地址转换为所述第三地址，并经由所述地址转换模块的输出端提供给所述第一信号端。
[0009]例如，在所述接口模块的至少一个示例中，所述第二地址包括x个数据位，其中，x为正整数；所述地址转换模块还被配置为，通过基于所述寄存器存储的数据中的对应于所述第k个子接口单元的部分在所述第二地址的最高数据位之前增加z个数据位，并使得所述增加的z个数据位的值均为相同的预定值，来生成所述中间地址，其中，z为正整数；所述地址转换模块还被配置为，基于所述寄存器存储的数据的对应于所述第k个子接口单元的部分生成中间数据，其中，所述中间数据的低x个数据位的值均为所述相同的预定值，所述中间数据的数据位的数目等于所述中间地址的数据位的数目；所述地址转换模块包括多个逻辑运算器；所述多个逻辑运算器的第一端和第二端被配置为分别接收所述中间地址和所述中间数据；以及所述多个逻辑运算器被配置为对所述中间地址和所述中间数据的对应的数据位的数据执行逻辑运算，以生成所述第三地址，并经由所述多个逻辑运算器输出。
[0010]例如，在所述接口模块的至少一个示例中，所述相同的预定值为0，所述多个逻辑运算器均为逻辑或运算器，或者所述相同的预定值为1，所述多个逻辑运算器均为逻辑与运算器。
[0011]例如，在所述接口模块的至少一个示例中，所述多个子接口单元的数目和所述多个子地址空间的数目均为N，其中，N为正整数；所述寄存器包括分别对应于所述N个子接口单元的N组数据位，所述N组数据位的每个包括所述寄存器中对应的m个数据位，所述N组数据位被配置为分别存储N个m位二进制数，其中，m是正整数；所述控制器还被配置为：基于所述N组数据位中的第k组数据位存储的m位二进制数，设置可与所述N个子接口单元中第k个子接口单元耦接的外围设备占用的子地址空间，其中，k为小于或等于N的正整数。
[0012]例如，在所述接口模块的至少一个示例中，所述控制器还被配置为：从所述第k个子接口单元接收可与所述第k个子接口单元耦接的外围设备对应的第二地址，并基于所述N
组数据位中的第k组数据位存储的m位二进制数，将所述第二地址转换为第三地址，其中，所述第三地址隶属于可与所述第k个子接口单元耦接的外围设备占用的子地址空间。
[0013]例如，在所述接口模块的至少一个示例中，所述N组数据位存储的N个m位二进制数彼此不同。
[0014]例如，在所述接口模块的至少一个示例中，所述多个子地址空间的大小均不小于最大实际占用空间的大小；以及所述最大实际占用空间为所述多类外围设备中实际占用的地址空间中最大的地址空间。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器的接口模块，包括：第一接口单元和控制器，其中，所述第一接口单元包括多个子接口单元，被配置为可分别与多类外围设备耦接；所述多类外围设备被配置为占用预定的地址空间，所述预定的地址空间包括多个子地址空间；以及所述控制器包括寄存器，且被配置为基于所述寄存器存储的数据的至少部分，设置所述多类外围设备的至少一类外围设备占用的子地址空间。2.根据权利要求1所述的接口模块，其中，所述第一接口单元被配置为可经由第一总线与所述多类外围设备耦接；所述接口模块还包括第二接口单元，所述第二接口单元被配置为与第二总线耦接；所述第二接口单元被配置为从所述第二总线接收第一地址以及与所述第一地址关联的数据，并将所述第一地址以及与所述第一地址关联的数据提供给所述控制器；以及所述控制器还被配置为：基于所述寄存器存储的数据的至少部分和所述第一地址将与所述第一地址关联的数据分发给所述多个子接口单元中所述第一地址对应的子接口单元。3.根据权利要求2所述的接口模块，其中，所述控制器还包括地址对比模块、多路复用器、第一信号端以及多个第二信号端；所述第一信号端被配置为与所述第二接口单元耦接，以从所述第二接口单元接收所述第一地址；所述地址对比模块的第一输入端被配置为与所述第一信号端耦接，以从所述第一信号端接收所述第一地址；所述地址对比模块的第二输入端被配置为与所述寄存器耦接，以从所述寄存器接收所述寄存器存储的数据的至少部分；所述地址对比模块被配置为基于所述第一地址和所述寄存器存储的数据的至少部分生成控制信号；所述多路复用器包括控制端、第三信号端以及多个第四信号端；所述控制端被配置为与所述地址对比模块的输出端耦接，以接收所述控制信号；所述第三信号端被配置为与所述第一信号端耦接，以从所述第一信号端接收与所述第一地址关联的数据；所述多个第四信号端被配置为，作为所述多个第二信号端，分别与所述多个子接口单元耦接；以及所述多路复用器被配置为基于所述控制信号使得所述第三信号端与所述多个第四信号端中与所述第一地址对应的子接口单元耦接的第四信号端电连接，以将与所述第一地址关联的数据分发给所述第一地址对应的子接口单元。4.根据权利要求2所述的接口模块，其中，所述控制器还被配置为：从所述多个子接口单元中的第k个子接口单元接收可与所述第k个子接口单元耦接的外围设备对应的第二地址以及与所述第二地址关联的数据，k是正整数；基于所述寄存器存储的数据的至少部分将所述第二地址转换为第三地址，其中，所述第三地址隶属于可与所述第k个子接口单元耦接的外围设备占用的子地址空间；以及将所述第三地址以及与所述第二地址关联的数据提供给所述第二接口单元。5.根据权利要求4所述的接口模块，其中，所述控制器还包括地址转换模块和第一信号
端；所述第一信号端被配置为与所述第二接口单元耦接；所述地址转换模块的第一输入端被配置为接收所述第二地址；所述地址转换模块的第二输入端被配置为接收所述寄存器存储的数据的对应于所述第k个子接口单元的部分；以及所述地址转换模块被配置为基于所述寄存器存储的数据的对应于所述第k个子接口单元的部分的值将所述第二地址转换为所述第三地址，并经由所述地址转换模块的输出端提供给所述第一信号端。6.根据权利要求5所述的接口模块，其中，所述第二地址包括x...

【专利技术属性】
技术研发人员：刘付东，陈才，范里政，赵肖凡，
申请(专利权)人：天津飞腾信息技术有限公司，
类型：发明
国别省市：