可编程数据总线反转和可配置实现制造技术

一种设备包括用于在划分为DC部件和AC部件的数据总线上发送数据比特的驱动器电路。所述驱动器电路用于针对一些数据比特取回所述数据总线的DC功率比的值。所述驱动器电路进一步用于使用所述DC功率比的值确定用于发送所述数据比特而要在DC部件上耗散的、总功率的第一部分的第一值，并且使用一减去所述DC功率比的值确定用于发送所述数据比特而要在AC部件上耗散的、总功率的第二部分的第二值。所述驱动器电路用于取决于所述第一值和所述第二值的组合来确定是否使用数据总线反转而在所述数据总线上发送所述数据比特。数据总线上发送所述数据比特。数据总线上发送所述数据比特。

【技术实现步骤摘要】
可编程数据总线反转和可配置实现
附图说明
[0001]图1A是根据实施例的用于确定是否在直流(DC)总线上使用数据总 线反转(DBI)的驱动器电路的简化示意图。
[0002]图1B是根据实施例的用于确定是否在交流(AC)总线上使用DBI的 驱动器电路的简化示意图。
[0003]图2是根据实施例的说明混合数据总线的简化框图。
[0004]图3A是根据实施例的具有通过混合数据总线耦合到宿设备的源设备 的系统的方框图。
[0005]图3B是根据实施例的其中源设备经由混合数据总线耦合到存储器设 备的印刷电路板(PCB)的方框图。
[0006]图4A是根据实施例的确定是否使用DBI的方法的流程图。
[0007]图4B是根据进一步实施例的确定是否使用DBI的方法的流程图。
[0008]图5是根据实施例的说明针对DC功率比的不同水平的可编程性的功 率节省的图。
[0009]图6是根据各种实施例的说明被要求以特定粒度实现DC功率比的可 编程性的芯片区域的图。
[0010]图7是根据各种实施例的说明导致以特定粒度实现DC功率比的可编 程性的数据路径延迟的图。
[0011]图8是根据本公开实施例的包括互连结构架构的计算系统的方框图。
[0012]图9是根据本公开实施例的包括层堆叠的互连结构架构的方框图。
[0013]图10是根据本公开实施例的可以用在互连结构架构或者串行点对点互 连结构内的发射机和接收机对的方框图。
[0014]图11是根据本公开实施例的计算系统的方框图。
[0015]图12是根据本公开另一实施例的计算系统的方框图。
具体实施方式
[0016]数据总线反转(DBI)是用于降低在总线(特别聚焦于数据总线)上耗 散的功率的技术。对总线执行DBI具有两种方案，即，使用直流(DC)DBI 或者交流(AC)DBI。DC DBI在DC总线上使用，其中当驱动器在总线上 传输值一(“1”)时在驱动器发生主要功率耗散，而AC DBI用于AC总线 上，其中当在总线上存在数据比特转换(例如，零值改变到一值或者一值 改变到零值)时发生主要功率耗散。然而，现代计算平台具有作为用于通 道的一部分的DC总线以及作为用于通道的剩余部分的AC总线的几个总线。 双数据速率(DDR)数据总线是广泛的示例，其中在板(例如，印刷电路 板)上路由的数据总线的一部分用作DC总线，并且通过DDR存储器设备 行进的数据总线的一部分用作AC总线。在这样的场景下，仅应用AC DBI 或者DC DBI从功率最优化的角度看会是次优的，因为这样做将取决于采用 哪种类型的总线策略而忽略一(对于DC总线)或者数据比特转换(对于 AC总线)的可能功率需求。
[0017]在各种实施例中，为了解决这一缺陷，所公开的系统可以智能地适配 有驱动器电
导致一组数据比特的每一个数据比特被反转并且DBI比特连同该组数据比 特一起被发送或者与该组数据比特并行地被发送以指示数据比特被反转。
[0025]相比而言，如果一组数据比特的数据比特之间的转换数目小于或者等 于数据比特的百分之五十，则数据比特在不进行反转的情况下被发送。因 此，比较器107将输出零值并且数据比特在不使用DBI的情况下被驱动到 DC总线上。
[0026]图2是根据实施例的说明混合数据总线200的简化框图。混合数据总 线200可以是耦合到存储器的复杂高速总线，例如DDR总线、管芯间结构 或者片上系统(SoC)内总线，例如连接到寄存器文件或者高速缓存等。驱 动器190可以存在于第一芯片或者其它第一设备上并且适于将一组数据比 特驱动到混合数据总线200上。混合数据总线200可以包括位于第一设备 边界205和第二设备边界210之间的DC部件215，例如在封装设备的PCB 上运行。混合数据总线200可以进一步包括存在于第二芯片或者其它第二 设备上的AC部件220，所述其它第二设备可以被建模为具有某一数量的电 容的电容器。尽管以简化形式说明了混合数据总线200，但是应该理解，混 合数据总线可以包括多于一个DC部件215(例如，可以在PCB或者其它 连接器板上具有多于一个导线或者布线)和/或多于一个AC部件220(例 如，可以在分离的芯片或者片上系统上具有多于一个导线或者布线)。
[0027]图3A是根据实施例的具有通过混合数据总线310A耦合到宿设备314 的源设备304的系统300A的方框图。混合数据总线310A可以被建模为类 似于图2的混合数据总线200。系统300A可以进一步包括具有用于接收通 过混合数据总线200发送的数据比特的接收机电路312的宿设备314。驱动 器电路306可以适配有用于确定是否使用DBI在混合数据总线310A上发 送一组数据比特的驱动器和其它逻辑(或者代码)。
[0028]源设备304可以包括驱动器电路306和存储器302，例如本地存储器、 静态随机存取存储器(SRAM)芯片、寄存器、闪存、其它类似高速缓存的 存储器或者诸如动态随机存取存储器(DRAM)等的主存储器。存储器302 可以适于在被基本输入/输出系统(BIOS)编程时存储DC功率比的值，例 如，在功率管理编程期间或者在其它系统编程期间。驱动器电路306可以 在确定是否通过混合数据总线310A使用DBI发送特定组的数据比特时取 回来自存储器302的混合数据总线310A的DC功率比的值。
[0029]图3B是根据实施例的其中源设备304(例如在图3A中)经由混合数 据总线310B耦合到存储器设备320的印刷电路板(PCB)330B的方框图。 存储器设备320可以是双数据速率(DDR)存储器设备或者例如以NAND 闪存、3D交叉点(X点)或者相变存储器(PCM)为例的基于其它协议的 存储器设备。存储器设备320可以包括一个或多个存储器部件325，例如适 于用作至少用于设置在PCB 300B上的源设备304的存储器的基于集成芯片 的存储器部件。在图3B的实施例中，混合数据总线310B包括PCB 300B 上位于源设备304和存储器设备320之间的至少一个DC部件，以及在进入 存储器组件325之前位于存储器设备320上的至少一个AC部件。
[0030]图4A是根据实施例的用于确定是否使用DBI的方法400的流程图。 方法400可以由可以包括硬件(例如，电路、专用逻辑和/或可编程逻辑)、 软件(例如以代码为例的计算机系统上的可执行指令)或者其组合的处理 逻辑执行。在说明性示例中，方法400可以由图3A或者图3B的驱动器电 路306执行。方法400可以与如本文公开的被划分为为DC部件和AC部件 的数据总线有关地进行解释。
[0031]在各种实施例中，方法400可以开始于处理逻辑取回数据总线的DC 功率比的值(410)。如所讨论的，处理逻辑可以从源设备304的存储器302 取回DC功率比值。方法400可以继续，处理逻辑使用DC功率比的值确定 用于发送一组数据比特而要在DC部件上耗散的、总功率的第一部分的第一 值(420)。要由混本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，包括：驱动器电路，其用于在被划分为直流(DC)部件和交流(AC)部件的数据总线上发送数据比特，所述驱动器电路用于针对一组数据比特：取回所述数据总线的DC功率比的值；使用所述DC功率比的值，确定用于发送所述一组数据比特而要在所述DC部件上耗散的、总功率的第一部分的第一值；使用一减去所述DC功率比的值，确定用于发送所述一组数据比特而要在所述AC部件上耗散的、总功率的第二部分的第二值；并且取决于所述第一值和所述第二值的组合，确定是否使用数据总线反转(DBI)在所述数据总线上发送所述一组数据比特。2.根据权利要求1所述的设备，其中，对决定使用DBI发送所述一组数据做出响应，所述驱动器电路进一步用于：使所述一组数据比特的每一个比特反转；并且将DBI比特连同反转的比特一起发送以指示使用数据总线反转。3.根据权利要求1所述的设备，其中，对决定不使用DBI发送所述一组数据比特做出响应，所述驱动器电路进一步用于在不发送DBI比特的情况下发送所述一组数据比特。4.根据权利要求1-3中的任一项所述的设备，其中，确定是否使用DBI发送所述一组数据比特进一步包括：根据所述第一值和所述第二值的第一组合，确定在不使用DBI的情况下要耗散的第一总功率；根据所述第一值和所述第二值的第二组合，确定在使用DBI的情况下要耗散的第二总功率；并且对所述第一总功率大于所述第二总功率做出响应，使用DBI发送所述一组数据比特。5.根据权利要求4所述的设备，其中，为了确定所述第二组合，所述驱动器电路首先在假设所述一组数据比特被反转的情况下确定所述第一值和所述第二值。6.根据权利要求1-3中的任一项所述的设备，其中，取回所述数据总线的所述DC功率比的值是在功率管理编程期间从由基本输入/输出系统存储的存储器取回所述DC功率比的值。7.根据权利要求1-3中的任一项所述的设备，其中，所述DC功率比的值是包括两个比特和四个比特之间的离散量化值。8.一种方法，包括：由耦合到包括直流(DC)部件和交流(AC)部件的数据总线的驱动器电路取回所述数据总线的DC功率比的值；利用所述驱动器电路使用所述DC功率比的值确定用于发送一组数据比特而要在所述DC部件上耗散的、总功率的第一部分的第一值；利用所述驱动器电路使用一减去所述DC功率比的值确定用于发送所述一组数据比特而要在所述AC部件上耗散的、总功率的第二部分的第二值；并且利用所述驱动器电路取决于所述第一值和所述第二值的组合来确定是否使用数据总线反转(DBI)在所述数据总线上发送所述一组数据比特。
9.根据权利要求8所述的方法，其中，对决定使用DBI发送所述一组数据比特做出响应，进一步包括：利用所述驱动器电路使所述一组数据比特的每一个比特反转；并且利用所述驱动器电路将DBI比特连同反转的数据比特一起发送以指示使用数据总线反转。10.根据权利要求8所述的方法，其中，对决定不使用DBI发送所述一组数据比特做出响应，所述驱动器电路在不发送DBI比特的情况下发送所述一组数据比特。11.根据权利要求8-10中的任一项所述的方法，其中，确定是否使用DBI发送所述一组数据比特进一步包括：根据所述第一值和所述第二值的第一组合，确定在不使用DBI的情况下耗散的第一总功率；根据所述第一值和...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：