具有减小的干扰的三维存储器件编程制造技术

公开了3D存储器件和用于操作所述3D存储器件的方法的实施例。在示例中，公开了一种用于操作3D存储器件的方法。所述3D存储器件包括存储堆栈，每个存储堆栈在竖直方向上包括多个存储层。第一存储堆栈中的每个存储层被第一编程。第一编程包括将编程电压施加至所述存储层，并且将小于所述编程电压的第一沟道通过电压施加至其余存储层中的每者。处于所述第一存储堆栈上方的第二存储堆栈中的每个存储层被第二编程，所述第二编程包括：将所述编程电压施加至所述存储层，并且将所述第一沟道通过电压施加至其余存储层中的每者。所述第二编程还包括：将小于所述第一沟道通过电压的第二沟道通过电压施加至所述第一存储堆栈中的每个存储层。储层。储层。

【技术实现步骤摘要】
具有减小的干扰的三维存储器件编程
[0001]本申请为分案申请，其原申请是于2019年8月20日(国际申请日为2019年5月29日)向中国专利局提交的专利申请，申请号为201980001386.9，专利技术名称为“具有减小的干扰的三维存储器件编程”。
[0002]相关申请的交叉引用
[0003]本申请要求2019年3月29日提交的中国专利申请No.201910252053.5的优先权，通过引用将该中国专利申请的全文并入本文。

技术介绍

[0004]本公开的实施例涉及三维(3D)存储器件及其操作方法。
[0005]通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得更加困难，而且成本更加高昂。结果，平面存储单元的存储密度接近上限。
[0006]3D存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制往返于存储阵列的信号的外围器件。

技术实现思路

[0007]文中公开了3D存储器件和用于操作3D存储器件的方法的实施例。
[0008]在一个示例中，公开了一种用于操作3D存储器件的方法。所述3D存储器件包括多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层。所述多个存储堆栈中的第一存储堆栈中的每个存储层被第一编程。第一编程包括将编程电压施加至存储层并且将小于编程电压的第一沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层被第二编程。第二编程包括将编程电压施加至存储层，并且将第一沟道通过电压施加至第二存储堆栈中的其余存储层中的每者。第二编程还包括将小于第一沟道通过电压的第二沟道通过电压施加至第一存储堆栈中的每个存储层。
[0009]在另一示例中，公开了一种用于操作3D存储器件的方法。所述3D存储器件包括：多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层；以及在竖直方向上处于第一存储堆栈和第二存储堆栈之间的多个第一虚设存储层。所述多个存储堆栈中的第一存储堆栈中的每个存储层被第一编程。第一编程包括将编程电压施加至所述存储层并且将小于所述编程电压的沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。所述多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层被第二编程。第二编程包括将编程电压施加至存储层，并且将所述沟道通过电压施加至所述第二存储堆栈中的其余存储层中的每者。第二编程还包括将0V电压施加到第一虚设存储层中的至少一个。第二编程还包括将0V电压施加到第一存储堆栈中的每个存储层。
[0010]在又一示例中，一种3D存储器件包括外围电路和多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层。所述外围电路被配置为对所述多个存储堆栈中的第一存储堆
栈中的每个存储层编程，并且之后对所述多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层编程。为了对第一存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将编程电压施加至所述存储层并且将小于所述编程电压的第一沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。为了对第二存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将编程电压施加至存储层，并且将第一沟道通过电压施加至第二存储堆栈中的其余存储层中的每者，并且将小于第一沟道通过电压的第二沟道通过电压施加至第一存储堆栈中的每个存储层。
[0011]在又一示例中，一种3D存储器件包括：外围电路；多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层；以及在竖直方向上处于第一存储堆栈和第二存储堆栈之间的多个第一虚设存储层。所述外围电路被配置为对所述多个存储堆栈中的第一存储堆栈中的每个存储层编程，并且之后对所述多个存储堆栈中的处于第一存储堆栈上方的第二存储堆栈中的每个存储层编程。为了对第一存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将编程电压施加至所述存储层并且将小于所述编程电压的沟道通过电压施加至第一存储堆栈中的其余存储层中的每者。为了对第二存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将编程电压施加至所述存储层并且将所述沟道通过电压施加至第二存储堆栈中的其余存储层中的每者。为了对第二存储堆栈中的每个存储层编程，所述外围电路被进一步配置为将0V电压施加至第一虚设存储层中的至少一个，并且将0V电压施加至第一存储堆栈中的每个存储层。
附图说明
[0012]被并入本文并形成说明书的部分的附图例示了本公开的实施例并与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够做出和使用本公开。
[0013]图1示出了根据本公开的一些实施例的示例性3D存储器件的图示。
[0014]图2示出了根据本公开的一些实施例的示例性存储阵列器件的截面图。
[0015]图3A示出了用于单堆栈3D NAND存储器件的编程方案。
[0016]图3B示出了用于多堆栈3D NAND存储器件的编程方案。
[0017]图4示出了根据本公开的一些实施例的用于多堆栈3D NAND存储器件的示例性编程方案。
[0018]图5A和图5B示出了根据本公开的一些实施例的用于多堆栈3D NAND存储器件的另一示例性编程方案。
[0019]图6示出了根据本公开的一些实施例的用于多堆栈3D NAND存储器件的又一示例性编程方案。
[0020]图7是根据本公开的一些实施例的用于操作3D存储器件的示例性方法的流程图。
[0021]将参考附图描述本公开的实施例。
具体实施方式
[0022]尽管对具体配置和布置进行了讨论，但应当理解，这只是出于例示性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。
[0023]要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这种短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围内。
[0024]通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语同样可以被理解为传达单数使用或传达复数使用。此外，可以将术语“基于”理解为未必旨在传达排他性的一组因素，并且相反可以允许存在未必明确描述的附加因素，其同样至少部分地取决于上下文。
[0025]应当容易理解，本公开中的“在
…
上”、“在
…
上方”和“在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于操作三维(3D)存储器件的方法，其中，所述3D存储器件包括多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层，所述方法包括：对所述多个存储堆栈中的第一存储堆栈中的每个存储层进行第一编程，所述第一编程包括将编程电压施加至所述存储层，并且将小于所述编程电压的第一沟道通过电压施加至所述第一存储堆栈中的其余存储层中的每者；以及对所述多个存储堆栈中的处于所述第一存储堆栈上方的第二存储堆栈中的每个存储层进行第二编程，所述第二编程包括(i)将所述编程电压施加至所述存储层，并且将所述第一沟道通过电压施加至所述第二存储堆栈中的其余存储层中的每者；以及(ii)将小于所述第一沟道通过电压的第二沟道通过电压施加至所述第一存储堆栈中的每个存储层；其中，所述3D存储器件包括在竖直方向上处于所述第一存储堆栈和所述第二存储堆栈之间的多个虚设存储层，所述第二编程还包括将所述第二沟道通过电压施加至所述虚设存储层。2.根据权利要求1所述的方法，其中，所述3D存储器件包括在竖直方向上处于所述第一存储堆栈和所述多个虚设存储层之间的第三存储堆栈，所述第二编程还包括将所述第二沟道通过电压施加至所述第三存储堆栈中的存储层中的每者。3.根据权利要求1或2所述的方法，其中，所述第二沟道通过电压为大约0V。4.根据权利要求1
‑
2中的任一项所述的方法，其中，所述3D存储器件包括多个NAND存储器串，每个NAND存储器串竖直延伸穿过所述多个存储堆栈并且每个NAND存储器串包括漏极选择晶体管，所述方法还包括：将选择电压施加至所述NAND存储器串中的第一NAND存储器串的漏极选择晶体管，以选择所述第一NAND存储器串；以及将取消选择电压施加至所述NAND存储器串中的第二NAND存储器串的漏极选择晶体管，以取消选择所述第二NAND存储器串。5.根据权利要求4所述的方法，其中，所述第二编程还包括将所述第一沟道通过电压施加至所述第二存储堆栈中的其余存储层中的每者，并且将所述第二沟道通过电压施加至第一存储堆栈中的每个存储层，使得取消选择的第二NAND存储器串中的部分耦合电势不延伸至所述第一存储堆栈。6.根据权利要求1所述的方法，其中，所述3D存储器件还包括在所述竖直方向上处于所述第一存储堆栈和所述第二存储堆栈之间的多个虚设存储层，所述第二编程还包括将小于控制栅的阈值电压的截止电压施加至所述虚设存储层中的至少一个虚设存储层的控制栅，以关断所述控制栅。7.根据权利要求6所述的方法，其中，所述第二编程还包括将一组电压施加至处于所述至少一个虚设存储层上方的一组所述虚设存储层。8.根据权利要求7所述的方法，其中，所述一组电压从所述第一沟道通过电压逐渐下降至所述截止电压。9.根据权利要求6
‑
8中的任一项所述的方法，其中，所述截止电压为大约0V。10.根据权利要求6
‑
8中的任一项所述的方法，其中，所述至少一个虚设存储层包括所述虚设存储层中的最低虚设存储层。11.一种三维(3D)存储器件，包括：
多个存储堆栈，每个存储堆栈在竖直方向上包括多个存储层；以及外围电路，其被配置为对所述多个存储堆栈中的第一存储堆栈中的每个存储层编程，并且然后对所述多个存储堆栈中的处于所述第一存...

【专利技术属性】
技术研发人员：王明，刘红涛，宋雅丽，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：