ECC控制电路、多通道存储器系统以及相关操作方法技术方案

提供一种ＥＣＣ控制电路、多通道存储器系统以及相关操作方法。存储器控制器中的纠错编码（ＥＣＣ）控制电路包括ＥＣＣ控制器，被配置以响应于来自主机装置的请求从存储器装置接收数据。ＥＣＣ控制器将数据发送给用于将数据传送到主机装置的直接存储器存取（ＤＭＡ）缓冲器以及用于对数据进行错误检测和纠错的ＥＣＣ块。ＥＣＣ控制器被配置以响应于ＥＣＣ块检测到数据中的错误来中断将数据发送给ＤＭＡ缓冲器，并将从ＥＣＣ块输出的已纠错数据发送给ＤＭＡ缓冲器。还讨论了相关系统和方法。

【技术实现步骤摘要】

公开的本专利技术涉及数据存储装置，更具体地讲，涉及^f企测并纠正存储在存储器装置中的数据。
技术介绍
在用户需要较低数据率和较小数据容量(或大小)的时代，单个存储单元 已经足以适应所有用户数据的需要。但是，近年来，例如，为了处理大量的 多媒体数据和/或实时数据，减小数据读取/写入时间段和/或确保大容量存储 空间已经变得重要。具体地讲，存储材料的物理限制可使得很难实现对于单 个存储单元的高频率操作和/或更大容量。为了克服这种限制，已经提出多通 道存储器系统，包括连接到彼此的多个相似和/或不同的存储器装置。今天，各种类型的存储器装置可被用作存储单元，例如，配置以通过旋 转涂有磁性材料的铝盘来存储和读取数据的硬盘驱动器(HDD)、配置以存储 例如语音、图像或字符的信息的光盘(例如CD-ROM或数字通用盘(DVD))、 和Z或非易失性存储器(例如闪速存储器)。一些这样的存储器装置在读取数据时，例如由于其物理限制，会频繁地 面临错误或故障。例如，在硬盘驱动器中，较近的轨道间距，较弱信号的使 用来避免干扰、和/或增加的旋转速度可用于满足不断增加的存储需要。然而， 随着这样的技术的限制的冲击，错误会更加频繁地发生。此外，在从其中读 取数据的同时，可能由其中漂浮的微粒、静电放电(ESD)、温度、和/或湿度 相关的效应51起硬盘中的错误和/或失败。闪速存储器是甚至没有电源供应的情况下也可保留数据的非易失性装 置。尽管不是像可被用作个人计算机中的主存储器的动态存储器那样快，但 是闪速存储器装置在读取速率和/或对外部碰撞的抵抗方面提供超过硬盘的优点。因此，可在通过电池运行的移动或便携式装置中采用闪速存储器。闪 速存储器的另 一优点可以是耐用性。闪速存储器可用作用于计算系统的非易失性存储单元，并且能够电擦除数据和重写数据。与电可擦除和可编程只读存储器(EEPROM)相比，闪速存 储器可以块和/或扇区为单位擦除和/或写入数据。由于比EEPROM低的成本， 闪速存储器可用于需要大容量、非易失性、固态存储单元的应用。典型地， 闪速存储器可用于数字音乐播放器、数字相机和/或移动电话。而且，闪速存 储器可使用在用于在计算系统之间存储和传送数据的通用串行总线(USB)驱 动器。在闪速存储器装置中，数据可保留在由被称作存储器单元的浮栅晶体管 形成的存储器单元阵列中，每个存储器单元存储比特信息。对于单层单元(SLC) 闪速存储器装置，可基于与各数据状态'T，和"0"相应的阈值电压分布感 测存储在单位存储器单元中的数据。例如，当参考电压施加到存储器单元的 控制栅时，可基于通过存储器单元的电流确定扇区中存储的数据("l"或"0")。 然而，由于存储器单元的实际阈值电压分布可能不在设计的电压范围内，则 可能由于数据读取产生错误。例如由于电荷损失或泄漏、时延、温度升高、 由于对相邻存储器单元编程、读取相邻存储器单元引起的电容耦合、单元缺 陷等，这种现象可变得更加严重。
技术实现思路
根据本专利技术的一些实施例，在存储器控制器中的纠错编码(ECC)控制电 路，包括ECC控制器，被配置以响应于来自主机装置的请求从存储器装置 接收数据。ECC控制器被配置以将数据发送给用于将数据传送到主机装置的 直接存储器存取(DMA)緩冲器以及用于对数据进行错误检测和纠错的ECC 块。ECC控制器被配置以响应于ECC块在数据中检测到错误，中断将数据发 送给DMA緩冲器，并将从ECC块输出的已纠错数据发送给DMA緩冲器。在一些实施例中，ECC控制电路可还包括DMA緩沖器。ECC控制器可 包括多个ECC块，相应于多个存储器装置中的各存储器装置，被配置以对 从所述多个存储器装置中的相应存储器装置中读取的各数据执行错误检测和 纠错，并输出各错误检测信号和各已纠错数据；多个选择器，相应于所述多 个ECC块的各ECC块，被配置以将从所述多个存储器装置的相应存储器装置读取的各数据并行提供给DMA緩沖器和所述多个ECC块的相应ECC块。 所述多个选4奪器的每一个可^皮配置以响应于从所述多个ECC块的相应一个 ECC块接收到各错误检测信号，将来自所述多个ECC块的相应一个ECC块 的各已纠错数据而不是来自所述多个存储器装置的相应一个存储器装置的数 据提供给DMA緩冲器。在其他实施例中，ECC块可被配置以响应于在来自存储器装置的数据中 检测到错误，来产生错误检测信号。在一些实施例中，ECC控制器可还包括选择器，被配置以响应于错误检 测信号，将来自ECC块的已纠错数据提供给DMA緩沖器。在其他实施例中，选择器可被配置以当没有接收到错误检测信号时，将 数据从存储器装置提供给DMA緩冲器。在一些实施例中，ECC块可包括ECC存储器，存储存储器装置的数据。在其他实施例中，ECC块可被配置以响应于在来自存储器装置的数据中 检测到错误，对存储在ECC存储器中的数据执行纠错，并输出已纠错数据。在一些实施例中，ECC块可还被配置为响应于在来自存储器装置的数据 中检测到错误，输出包括错误位置和/或状态的信息。根据本专利技术的其他实施例，存储器系统包括多个存储器装置；和存储 器控制器，被配置以控制多个存储器装置。存储器控制器包括緩沖器存储 器；直接存储器存取(DMA)緩冲器，被配置以将数据传送到緩沖器存储器； 多个纠错编码(ECC)块，相应于所述多个存储器装置的各个存储器装置，被配 置以对从所述多个存储器装置中的相应存储器装置中读取的各数据执行错误 检测和纠错，并输出各错误检测信号和各已纠错数据；多个选择器，相应于 所述多个ECC块的各ECC块，被配置以将来自从所述多个存储器装置的相 应存储器装置的各数据提供给DMA緩冲器和所述多个ECC块的相应ECC 块。所述多个选择器的每一个被配置以响应于从所述多个ECC块的相应一个 ECC块接收到各错误检测信号，将来自所述多个ECC块的相应的ECC块的 各已纠错数据而不是来自所述多个存储器装置的相应存储器装置的各数据提 供给DMA緩冲器。在一些实施例中，所述多个ECC块的每一个可一皮配置响应于在来自所述 多个存储器装置的相应一个存储器装置中的各数据中^f企测到错误，来产生各 错误检测信号。在其他实施例中，所述多个ECC块的每一个可被配置以基于在来自所述多个存储器装置的相应一个存储器装置的各数据中包括的各ECC数据，对来自所述多个存储器装置的相应一个存储器装置的各数据进行纠错。在一些实施例中，所述多个选择器的每一个可被配置以响应于输出的各错误检测信号，将从所述多个ECC块的相应一个ECC块输出的各已纠错数 据提供给DMA緩沖器。在其他实施例中，所述多个选择器的每一个可被配置以响应于输出的各 错误检测信号，将从所述多个ECC块的相应一个ECC块输出的各已纠错数 据提供给DMA緩冲器，直到完成传输在其中包括错误的各数据。在一些实施例中，DMA緩沖器可被配置以接收来自所述多个选择器的 各数据以及来自所述多个ECC块的各错误检测信号，当没有从所述多个ECC 块的相应ECC块接收到各错误检测信号时，可被配置以将所述各数据传送到 缓沖器存储器。在其他实施例中，DMA緩沖器可包括管理器，；故配置以响应于各错 误检测信号，将各已纠错数据从所述多个选择器传送到緩冲器存储器。在一些实施例中，本文档来自技高网...

【技术保护点】
一种在存储器控制器中的ＥＣＣ控制电路，包括：　ＥＣＣ控制器，被配置以响应于来自主机装置的请求从存储器装置接收数据，并将数据发送给用于将数据传送到主机装置的ＤＭＡ缓冲器以及用于对数据进行错误检测和纠错的ＥＣＣ块，　其中，ＥＣＣ控制器被配置以响应于ＥＣＣ块在数据中检测到错误，中断将数据发送给ＤＭＡ缓冲器，并将从ＥＣＣ块输出的已纠错数据发送给ＤＭＡ缓冲器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪周亨，任洸奭，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]