【技术实现步骤摘要】
半导体器件以及半导体器件制造方法相关申请的交叉引用本申请要求于2019年10月4日提交的韩国专利申请No.10-2019-0123150的优先权，其公开内容通过引用整体合并于此。
与示例实施例一致的器件涉及包括透明导电氧化物层的半导体器件和使用透明导电氧化物层的半导体器件制造方法。
技术介绍
已经提出了一种用于轻质、纤薄、短、小型和高度集成的电子产品的包括三维布置的存储单元的非易失性存储装置。非易失性存储装置包括延伸穿过堆叠结构的沟道结构。为了提高器件集成度，可以使用更高的堆叠结构，由此会增加工艺难度，并且在光刻或蚀刻期间可能发生未对准。
技术实现思路
专利技术构思的示例实施例旨在提供通过简化的工艺制造的半导体器件和制造半导体器件的方法。在实施例中，一种半导体器件可以包括：堆叠结构，所述堆叠结构位于衬底上，所述堆叠结构包括多个介电层和多个透明导电氧化物层，所述介电层和所述透明导电氧化物层交替地堆叠，沿竖直方向彼此相邻的每个所述介电层和所述透明导电氧化物层中的相应的透明导电氧化物层具...
【技术保护点】
1.一种半导体器件，所述半导体器件包括：/n堆叠结构，所述堆叠结构位于衬底上，所述堆叠结构包括多个介电层和多个透明导电氧化物层，所述介电层和所述透明导电氧化物层交替地堆叠，沿竖直方向彼此相邻的每个所述介电层和所述透明导电氧化物层中的相应的透明导电氧化物层具有基本相等的水平宽度；以及/n沟道结构，所述沟道结构延伸穿过所述堆叠结构，所述沟道结构包括：/n信息存储层，/n沟道层，所述沟道层位于所述信息存储层的内部，以及/n掩埋介电层，所述掩埋介电层位于所述沟道层的内部。/n
【技术特征摘要】
20191004 KR 10-2019-01231501.一种半导体器件，所述半导体器件包括：
堆叠结构，所述堆叠结构位于衬底上，所述堆叠结构包括多个介电层和多个透明导电氧化物层，所述介电层和所述透明导电氧化物层交替地堆叠，沿竖直方向彼此相邻的每个所述介电层和所述透明导电氧化物层中的相应的透明导电氧化物层具有基本相等的水平宽度；以及
沟道结构，所述沟道结构延伸穿过所述堆叠结构，所述沟道结构包括：
信息存储层，
沟道层，所述沟道层位于所述信息存储层的内部，以及
掩埋介电层，所述掩埋介电层位于所述沟道层的内部。
2.根据权利要求1所述的半导体器件，其中，每个所述透明导电氧化物层包括从ZnO、SnO2、TiO2、CuAlO2、CuGaO2、CuInO2和SrCu2O2中选择的一种。
3.根据权利要求1所述的半导体器件，其中，每个所述透明导电氧化物层的载流子浓度为1017/cm3至1022/cm3。
4.根据权利要求1所述的半导体器件，其中，每个所述透明导电氧化物层是n型电极。
5.根据权利要求1所述的半导体器件，其中，沿所述竖直方向彼此相邻堆叠的每个所述介电层和所述相应的透明导电氧化物层的水平宽度之间的差小于5nm。
6.根据权利要求1所述的半导体器件，其中，在沿所述竖直方向彼此相邻堆叠的每个所述介电层和所述相应的透明导电氧化物层中，该介电层的中心部分和边缘与该相应的透明导电氧化物层邻接。
7.根据权利要求1所述的半导体器件，其中，沿水平方向彼此相邻的所述介电层之间的水平距离等于沿所述水平方向彼此相邻的所述透明导电氧化物层之间的水平距离。
8.根据权利要求1所述的半导体器件，所述半导体器件还包括：
下半导体层，所述下半导体层从所述衬底的上表面竖直地突出，所述下半导体层与所述沟道层的下表面邻接。
9.根据权利要求8所述的半导体器件，其中，所述下半导体层的上表面位于比所述透明导电氧化物层中的最下面的透明导电氧化物层的下表面低的水平高度处。
10.根据权利要求8所述的半导体器件，其中，所述下半导体层的上表面位于比所述透明导电氧化物层中的最下面的透明导电氧化物层的上表面高的水平高度处。
11.根据权利要求8所述的半导体器件，其中，所述信息存储层的下表面位于比所述衬底的所述上表面低的水平高度处。
12.一种半导体器件，所述半导体器件包括：
外围电路结构，所述外围电路结构包括外围电路器件和接触栓；
下导电层，所述下导电层位于所述外围电路结构上；
堆叠结构，所述堆叠结构位于所述下导电层上，所述堆叠结构包括多个介电层和多个透明导电氧化物层，所述介电层和所述透明导电氧...
【专利技术属性】
技术研发人员：李彰洙，李钟鸣，金益秀，任智芸，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。